||<-8><tablealign=center><bgcolor=#009385>
인텔 아톰 라인 마이크로아키텍처 ||
1. 개요
2016년 5월 정식 발표된 인텔 아톰 계보의 마이크로아키텍처.2. 상세
2.1. 변경점
- 코어 레벨 (에어몬트 대비)
- 프론트 엔드
- 분기 예측 개선
- 명령어 인출(fetch) 파이프라인과 디코더 사이의 분리(decoupling)
- 디코더가 2-way → 3-way로 증가
- 디코딩 가능한 최대 길이가 16바이트 → 20바이트로 증가
- 디코더 개선 (명령어당 생성되는 uOp 수 감소)
- 백 엔드
- 할당량이 2-way → 3-way로 확장
- 재정렬 버퍼(Reorder Buffer, ROB)가 48엔트리 → 72엔트리로 확장
- 실행 엔진
- 실행 포트가 총 5개 → 7개로 확장
- 정수 연산 포트가 2개 → 3개로 확장
- 부동소수점 명령어 사이의 비순차적 실행 가능
- 메모리 포트가 1개 → 2개로 확장, 비순차적 주소 생성
- 나눗셈 연산의 실행 속도 향상
- 메모리 서브 시스템
- 명령어 변환 색인 버퍼(Instruction Translation Lookaside Buffer, ITLB)
- 크기는 48 엔트리로 동일, Large page 지원
- 데이터 변환 색인 버퍼(Data Translation Lookaside Buffer, DTLB)
- 4K 페이지 테이블이 128 엔트리 → 512 엔트리로 확장
- 2M/4M 페이지 테이블이 16 엔트리 → 32 엔트리로 확장
- 물리 주소가 36-bit → 39-bit로 확장
- L2 Predecode 캐시 추가 (16K)
- 명령어 집합
- SHA1/SHA256 확장 명령어 지원
- RDSEED 지원
코어 아키텍처의 확장 및 개량으로 IPC가 크게 향상되었다.