[[반도체|반도체 제조 공정
Semiconductor Fabrication
]]- [ 펼치기 · 접기 ]
- ||<-2><tablewidth=100%><tablecolor=#000,#ddd><bgcolor=#0ff> 반도체 8대 공정 (Process Integration)
Front-End
( 웨이퍼/제조 · 산화 공정 · 포토 리소그래피 · 식각 공정 · 증착 공정 · 금속 배선 공정)
(+ 이온 주입)Back-End
( EDS · 패키징(=백엔드 자체))구조 <rowcolor=#000>반도체 제품 반도체 소자 CPU · GPU( 그래픽 카드) · ROM · RAM · SSD · HDD · MPU · eMMC · USB · UFS · 와이파이 트랜지스터( BJT · FET · JFET · MOSFET · T-FT, FinFET, GAA) · 전력 반도체 소자( 사이리스터 · GTO · 레지스터( IGBT) ) · 다이오드 · CMOS · 저항기 · 연산 증폭기 · 펠티어 소자 · 벅컨버터 용어 웨이퍼 · 팹 · SoC · Technology Node · PPA · PCB · FPGA · Photo Resist · Alignment · LOCOS · STI · Fume · 산화막 · 질화물 · Annealing <rowcolor=#000>현상 법칙 정전기 방전 무어의 법칙 · 4 GHz의 벽 · 폴락의 법칙 기업 분류
기업 목록은 각 문서에 서술반도체 제조사( 종합반도체사 · 팹리스 · 파운드리 · 세미캡)
1. 개요
반도체 8대 공정 중 하나로, 웨이퍼를 제조하는 과정을 말한다.2. 반도체 기판(Substrate)
순수 웨이퍼층은 반도체 공정의 기판층에 해당하므로 흔히 Substrate로 부른다.3. 에피택셜 층 (Epitaxial Layer)
[반도체 특강] 초순수 위에 극초순수를 쌓다, 에피택시(Epitaxy) 기술통신용, 군사용, 광소자용 등의 분야에서 고성능 반도체 칩을 만들고자 하는 경우 사용되는 층이다. 에피택셜 층은 단결정 초순수 실리콘 층으로 단결정인 만큼 전자 Trap이나 Defect가 극도로 적어 전자 이동도가 매우 높게 유지된다.
다만 단결정 성장인 만큼 공정 속도가 느리고, 그만큼 가격이 비싸다는 단점이 있다.
4. 과정
4.1. 영상 자료
| ▲ 반도체 8대 공정 (00:35 참고) |
4.2. Ingot(괴) 제작
|
|
| 생성단계에서는 좌측이 위쪽, 우측이 아래쪽 |
모래를 녹여 규소 (Silicon)을 추출함으로써 원기둥 모양의 순수 실리콘 (Pure Silicon) 덩어리를 생성하는 과정. 모래를 녹여야 하므로 1500도가량의 고온이 필요하다.
이때 실리콘은 모래에서 추출하므로 자원량이 풍부하여 비용이 적게 들며, 상온 대비 고온 (~100도)[1]까지의 전기적 특성이 우수하여 반도체 제조에 적합하다. 다만 모래 속의 실리콘은 비결정형 실리콘 (Amorphous Silicon) #이라 전자 이동도가 낮기 때문에 반도체 사용에 적합하지 않은데, 때문에 가공을 통해 결정형 실리콘 (Polycrystalline Silicon)으로 만들어주게 된다.
생성물은 보통 잉곳이라고 부른다. 이것을 잘라 웨이퍼를 만들기 때문에 잉곳의 단면적 크기로 웨이퍼의 크기가 결정된다고 봐도 된다.
4.2.1. 단결정 실리콘 성장
흔히 반도체급 실리콘이라고 부르는 순도 99.999999999%의[2] 실리콘을 녹여 하나의 큰 단결정 실리콘을 만드는 과정이다.여기서 생산되는 것을 잉곳(Ingot)[3]이라고 불리며 85% 이상의 실리콘 성장에는 초흐랄스키(Czochralski) 방법이 사용된다. 이 이름은 1900년 초 이 공정을 개발한 얀 초흐랄스키(Jan Czochralski)의 이름을 딴 방법이다. 약자로 CZ법이라고도 한다.
4.2.1.1. CZ법
이 CZ법은 도가니에 넣어 실리콘을 녹이고, 표면에 Seed를 놓아 마치 소금물 포화용액 식히면 결정 달라붙듯 이 Seed에 단결정 실리콘들이 와서 붙게 한다.[4]실리콘들이 붙기 시작하면 인상기(Puller)를 이용해서 슬슬 돌리면서 위로 뽑아내면 드디어 기다란 실리콘 원기둥이 생겨나기 시작한다.
이렇게 끌어올리면 표면장력에 의해 원기둥이 점점 자라기 시작하며 점점 굳어지고, seed와 동일한 결정 방향을 가지게 된다.
이 인상기는 처음에는 빨리 회전시키고, 나중에는 상당히 낮은 속도로 회전시킨다. 이는 잉곳의 지름이 회전속도에 영향을 미치기 때문.
이 공정의 목표는 실리콘을 균일한 지름을 갖는 커다란 단결정 덩어리로 만드는 것이다.
4.2.1.1.1. 도핑
정밀하게 제어되는 불순물을 넣어 실리콘의 특성을 변화시키는걸 이야기한다.여기 사용되는 불순물을 도펀트라고 부른다. p형 실리콘을 원한다면 3가의 붕소를 주로 사용하고, n형 실리콘을 원하면 주로 5가의 인이 사용된다.
흔히 Design 진행 시 N형 도핑 물질을 이용한 소자 구현을 많이 하기 때문에 Wafer는 P형 도핑이 된 상태인 것이 용이하다. 때문에 보통 P형 도핑을 기본적으로 진행하는 경우가 많다.
보통 양이 극단적으로 적기 때문에 (1입방센티미터당 원자 10^19개 이하) 직접 첨가하지는 않으며, 압착 실리콘에 도핑하여 분말형태로 도가니에 투여한다.
4.2.1.1.2. 불순물
여기서 말하는 불순물은 도펀트와는 달리 의도치 않은 그야말로 방해물을 이야기한다.주요 불순물은 산소이며 이게 적은 양이 들어가면 산소에 다른 오염물질이 들러붙어 제거할 때 같이 날아간다.
주로 가열과정에서 날아간다.
4.2.1.2. FZ 법
Float-Zone 방식이며 부융대법이라고도 한다. 한번 굳히면 끝인 일반 초흐랄스키 법과 달리 반복해서 용융이 가능하기 때문에 산소 함유량이 극단적으로 낮아지며 알려진 가장 순수한 단결정 실리콘 덩어리가 형성된다.주형으로 만들어진 다결정 실리콘 막대기를 놓고 단결정 seed를 막대 끝에 붙인다.
겉에 RF 코일을 감고 막대와 seed가 접촉하는 부분에 열을 인가하면 시드에 단결정 실리콘들이 붙는다.
4.3. 잉곳 절단
두께는 주로 웨이퍼 크기(지름)에 따라 결정되며, 300mm 웨이퍼의 경우 750㎛ 내외가 된다. 절단 후 표면을 매끈하게 연마하는 CMP (Chemical Mechanical Polishing) 공정을 거쳐 Bare 웨이퍼로 완성된다.
웨이퍼는 순수 실리콘 물질이다보니 쉽게 산화되는데, 이 때문에 bare wafer는 겉표면을 살짝 산화시킨 상태로 진공 포장되어 배달되는 경우가 많다. 이후 클린룸에 도착하면 포장을 뜯고 사용한다.
[1]
전자제품으로서의 적합 온도 대역
[2]
11나인, 즉 9가 11개 이상
[3]
금속 덩어리.
금괴,
은괴 등도 영어로는 잉곳이다.
[4]
이 경우 들러붙는 실리콘 결정들은 Seed와 정확히 같다.