mir.pe (일반/어두운 화면)
최근 수정 시각 : 2024-04-18 20:53:35

인텔 코브 마이크로아키텍처

타이거레이크에서 넘어옴


Intel® Core™ i 시리즈 및 마이크로아키텍처
{{{#!wiki style="margin: 0 -10px -5px; min-height: 26px"
{{{#!folding [ 펼치기 · 접기 ]
{{{#!wiki style="margin: -6px -1px -11px" 		Tick
공정 미세화 		Tock
마이크로아키텍처 변경
45nm High-K Metal Gate
1세대 이전 ●
Penryn 펜린 (2007)
Yorkfield XE 요크필드 XE (2007)
Yorkfield 요크필드 (2008)
Wolfdale 울프데일 (2008)
Penryn 펜린 (2008) 		1세대 ●
Nehalem 네할렘 (2008)
Bloomfield 블룸필드 (2008)
Lynnfield 린필드 (2009)
Clarksfield 클락스필드 (2009)
32nm High-K Metal Gate
1세대 ●
Westmere 웨스트미어 (2010)
Clarkdale 클락데일 (2010)
Gulftown 걸프타운 (2010)
Arrandale 애런데일 (2010) 		2세대 ●
Sandy Bridge 샌디브릿지 (2011)
22nm 3D Tri-Gate
3세대 ●
Ivy Bridge 아이비브릿지 (2012) 		4세대 ●
Haswell 하스웰 (2013)
Devil's Canyon 데빌스 캐년 (2014)
14nm 3D Tri-Gate
5세대 ●
Broadwell 브로드웰 (2014) 		6세대 ●
Skylake 스카이레이크 (2015)
Optimization
최적화 		Architecture
마이크로아키텍처 변경
14nm+ 14nm++ 14nm+++
7세대 ●
Kaby Lake 카비 레이크 (2016)
8세대 ●
Kaby Lake R 카비 레이크 R (2017)
Kaby Lake G 카비 레이크 G (2018)
Amber Lake 앰버 레이크 (2018) 		8세대 ●
Coffee Lake 커피 레이크 (2017)
Whiskey Lake 위스키 레이크 (2018)
9세대 ●
Coffee Lake R 커피 레이크 R (2018)
10세대 ●
Comet Lake 코멧 레이크 (2019)
Comet Lake R 코멧 레이크 R (2021) 		11세대[D] ●
Rocket Lake 로켓 레이크 (2021)
(Cypress Cove 사이프러스 코브)
Process
공정 미세화 		Architecture
마이크로아키텍처 변경
10nm 10nm[2] 10nm SuperFin[3] Intel 7[4]
8세대 ●
Cannon Lake 캐논 레이크 (2018) 		10세대 ●
Ice Lake 아이스 레이크 (2019)
(Sunny Cove 서니 코브) 		11세대[L] ●
Tiger Lake 타이거 레이크 (2020)
(Willow Cove 윌로우 코브) 		12세대 ●
Alder Lake 엘더 레이크 (2021)
( Golden Cove 골든 코브 + Gracemont 그레이스몬트)
Optimization
최적화 		Process
공정 미세화
Intel 7
Intel 4 + TSMC 5nm
13세대 ●
Raptor Lake 랩터 레이크 (2022)
14세대[D] ●
Raptor Lake R 랩터 레이크 R (2023)
( Raptor Cove 랩터 코브 + Gracemont 그레이스몬트) 		인텔 코어 Ultra 시리즈 참조.
사용 모델은 ●으로 표시
[ 각주 펼치기 · 접기 ]
[D] 데스크톱 한정 [2] 구 10nm+ [3] 구 10nm++/10nm+ [4] 구 10nm+++/10nm++/10nm Enhanced SuperFin [L] 노트북 한정 [D]
}}}}}}}}}||

Intel® Core™ Ultra 시리즈 및 마이크로아키텍처
{{{#!wiki style="margin: 0 -10px -5px; min-height: 26px"
{{{#!folding [ 펼치기 · 접기 ]
{{{#!wiki style="margin: -6px -1px -11px" 		Optimization
최적화 		Process
공정 미세화 		Architecture
마이크로아키텍처 변경
Intel 7
Intel 4 + TSMC 5nm
Intel 20A + TSMC 3nm
Intel 18A + TSMC[A]
인텔 코어 i 시리즈 참조 1세대[L] ●
Meteor Lake 메테오 레이크 (2023)
( Redwood Cove 레드우드 코브 + Crestmont 크레스트몬트) 		2세대 ●
Arrow Lake 에로우 레이크 (2024?)
( Lion Cove 라이언 코브 + Skymont 스카이몬트) 		3세대 ●
Lunar Lake 루나 레이크 (2024?)
( Lion Cove 라이언 코브 + Skymont 스카이몬트)
Process
공정 미세화
Intel 18A[A] + TSMC[A]
4세대 ●
Nova Lake 노바 레이크 (2025)
(Panther Cove 팬더 코브)
사용 모델은 ●으로 표시
[ 각주 펼치기 · 접기 ]
[A] 확정되지 않음 [L] 노트북 모델 한정 [A] [A]
}}}}}}}}}||



파일:badge-family-10th-gen-core-i7-i5-i3.png.rendition.intel.web.543.272.png 파일:인텔 코어 i 시리즈 11세대.png
좌측은 10세대 코어 i 시리즈, 우측은 11세대 코어 i 시리즈 이후 로고
제온, 펜티엄, 셀러론은 6세대 시절 로고를 그대로 쓰다가 2020년 11세대 코어 i 프로세서에 속하는 타이거 레이크 발표 이후부터 11세대 코어 i 스타일로 로고가 변경됐다.[1] 데스크탑용 제품군은 2021년 3월에 로켓 레이크가 정식 발표될 때가 되고 나서야 11세대 코어 i 스타일로 일괄 변경됐다. 여담으로 급이 높아질수록 색이 점점 진해진다. 사진에는 없으나 i9이나 제온은 남색에 가깝다.

1. 개요2. 상세
2.1. 팜 코브 ☆
2.1.1. 캐논 레이크 (2018년)
2.2. 서니 코브 ★
2.2.1. 아이스 레이크 (클라이언트용, 2019년) 2.2.2. 레이크필드 (2020년) 2.2.3. 아이스 레이크 (서버용, 2021년)
2.3. 윌로우 코브
2.3.1. 타이거 레이크 (2020년)
2.4. 사이프러스 코브
2.4.1. 로켓 레이크 (2021년)
2.5. 골든 코브 ★
2.5.1. 엘더 레이크 (2021년) 2.5.2. 사파이어 래피즈 (2023년)
2.6. 랩터 코브
2.6.1. 랩터 레이크 (2022년) 2.6.2. 에메랄드 래피즈 (2023년)
2.7. 레드우드 코브 ☆
2.7.1. 메테오 레이크 (2023년) 2.7.2. 그래닛 래피즈 (2024년)
2.8. 라이언 코브
2.8.1. 애로우 레이크 (2024년 4분기?) 2.8.2. 루나 레이크 (2024년 H2?)
2.9. 아키텍처 미확인
2.9.1. 팬서 레이크 (2025년 4분기?) 2.9.2. 다이아몬드 래피즈 (2026년?) 2.9.3. 팔콘 쇼어 (2025년?)
3. 사용 모델4. 관련 문서

1. 개요

인텔 스카이레이크 마이크로아키텍처의 뒤를 잇는 인텔의 마이크로아키텍처 시리즈. 2018년 12월 11일에 인텔이 개최했던 아키텍처 데이에 처음 소개됐다.

2. 상세

해당 프로세서 코드네임들은 출시일 순으로 작성한다.

2.1. 팜 코브 ☆

2.1.1. 캐논 레이크 (2018년)

2018년에 발표된 팜 코브 마이크로아키텍처 기반의 프로세서.

그동안 10 nm 공정 미세화된 스카이레이크나 그냥 캐논 레이크 마이크로아키텍처로만 알려졌다가, 마이크로아키텍처와 프로세서 패밀리[2]의 코드명 체계가 웨스트미어 마이크로아키텍처 기반의 클락데일, 애런데일, 걸프타운, 웨스트미어-EP, 웨스트미어-EX처럼 과거 방식으로 변경되면서 마이크로아키텍처 이름이 팜 코브로 재명명됐다.

【정식 발표 전 정보 펼치기 · 접기】
원래의 틱톡 전략에서는 2016년 스카이레이크 다음 모델로 10nm로 공정을 변경한 캐논 레이크가 나올 예정이었지만, 10nm 공정이 지연되면서 카비 레이크와 커피 레이크가 출시됐다.

인텔에서는 캐논 레이크를 노트북과 모바일에 적용하고 데스크탑으로는 별도의 모델인 아이스 레이크를 적용하며, 노트북과 모바일에도 캐논 레이크만 이용하지 않고 어느 정도 커피 레이크와 같이 혼용할 것으로 예상됐었다.

2020년에 10nm 공정의 CPU에 데스크탑 제품군도 포함된다는 인텔의 공식 발표가 있었지만 10세대 아이스레이크 또한 10세대 랩톱 코어 및 제온 스케일러블 프로세서 제품군만 출시되면서 데스크탑 유저들이 갈망하던 10nm 미세 공정 제품군은 2020년에도 출시되지 않았다. 경쟁사인 AMD가 최초의 7nm 공정의 데스크탑용 CPU를 출시한데에 대하여 인텔도 2021년에 10nm를 건너뛰고 바로 7nm 공정의 데스크탑용 CPU를 출시할 것이라는 말도 나왔지만 인텔은 "우리는 10nm 공정을 계속 다듬고 있으며 10nm 로드맵에는 데스크탑도 포함된다."라는 말로 반박했다.

캐논 레이크에 AVX-512와 새로운 명령어들을 도입한다는 인텔의 프로그래밍 레퍼런스 자료 #가 있었고 인텔 공식 홈페이지에도 캐논 레이크-S와 캐논 레이크 칩셋[3]의 언급이 있어서[4] 데스크탑 모델이 나올 가능성도 있었다.[5]

인텔은 2017년 말에 모바일용 U, Y시리즈의 10nm 모델을 출시할 계획이 있다는 루머가 보도됐다. #

2017년 1월 4일, 라스베이거스의 CES 인텔 키노트에서 캐논 레이크가 들어간 2-in-1 장치를 시연했다. 인텔 CEO 브라이언 크르자니크는 샘플 출하 단계에 이르렀으며 올해 출시할 예정이라고 말했다. 시연 장치가 2-in-1 장치인것으로 보아 U 또는 Y 프로세서로 추정된다. #

2017년 2월 9일, 브라이언 크르자니크 인텔 CEO가 연례 투자자 설명회를 통해 구체적인 계획을 공개했다. 캐논 레이크는 카비 레이크 대비 PCMark 기준 15% 개선됐으며 #,고성능 데스크톱 프로세서와 저전력 2-in-1용 프로세서로 하반기에 출시할 예정이라고 밝혔다. #

인텔의 3분기 어닝 콜에서 인텔의 CEO 브라이언 크르자니크는 2017년 말까지 소량의 10nm 프로세서가 출시되며 2018년 상반기에 생산 확대에 들어가 동년 하반기에 대량으로 출시될 것이라고 밝혔다.[6]

2017년 11월 25일 기사에 따르면, 캐논 레이크가 2018년 2분기에 출시될 것이라고 한다.[7] 캐논 레이크는 9세대로 분류되며, i7은 8코어 16스레드, i5는 6코어 12스레드, i3 중 상위 모델은 4코어 8스레드의 스펙을 가진다고 한다.

유출된 인텔의 2018년 로드맵 #을 보면, U 또는 Y 프로세서에 속하지 않는, 고성능 캐논 레이크는 2018년에 출시되지 않을 예정이다.

인텔 RST 릴리스 정보라고 부른 글에 따르면 하위 칩셋인 H370, B360, H310 칩셋은 캐논 레이크 지원되는데 Z370 칩셋만 없는 상황... 실수이길 바라도록 하자. #

차일피일했던 10nm 공정의 본격 도입 시기가 결국 2018년은 물건너 가고 2019년 중으로 미루어졌다. # 소식에 따르면 캐논 레이크 프로세서의 본격적인 투입 시기는 2019년 중일 것으로 보인다.

인텔의 10nm 공정이 또다시 미루어졌다. #

2018년 10월 인텔은 2019년 1분기 출시를 위한 10nm 공정에서 의미있는 진보를 달성했다고 발표했다. 이에 따라서 캐논 레이크는 공개된 로드맵에서 6주 앞선 4월부터 생산을 시작한다고 밝혔다.

2018년 5월 15일, 캐논 레이크 i3 8121U의 스펙이 인텔 공식 문서에 조용히 추가됐다. # 내장 그래픽에 대한 정보가 없는데 10nm 공정의 극악한 수율로 인해 비활성화된 것으로 추정되고 있다.

코어 i 시리즈에 사용된 클라이언트용 스카이레이크 아키텍처 대비 변경 사항들은 다음과 같다.
이처럼 변경 사항들이 제법 있어 보이지만, 벡 엔드와 메모리 서브 시스템쪽은 이미 서버용 스카이레이크 아키텍처 기반의 스카이레이크-SP와 스카이레이크-X에 적용되어 있다. 클라이언트용과 서버용 통틀어서 변경된 사항이라고는 프론트 엔드밖에 없는데 그 중에 루프 스트림 탐지기는 원래 스카이레이크 마이크로아키텍처에도 있던 기능이었으나 하이퍼스레딩 버그 때문에 서버용 한정으로 마이크로코드 업데이트를 통해 비활성화됐을 뿐이라 추가된 것이 아니었고, 남은 것은 퇴보한 L1 명령어 변환 색인 버퍼밖에 없다. 결국, 공정만 제외하면 서버용 스카이레이크보다 퇴보한 셈이다.

2019년 1월 25일 아난드텍에서 i3-8121U의 리뷰를 공개했다. # 카비 레이크-R 베이스인 i3-8130U와 비교해볼 때 10nm 공정으로써 기대됐던 성능과는 전혀 반대로 전력은 50% 가까이 더 소비하면서 유효 클럭은 줄어들었고, 메모리 레이턴시도 50% 가까이 증가했다. 벤치마크상 성능이 커피 레이크와 비교할 때 뚜렷하게 감소했다. 결론적으로, 전기만 더 많이 먹는 스카이레이크 이전 CPU가 된 것이다. 유일한 장점은 반도체 크기가 작아졌다 뿐, 10nm 공정이 역효과를 보이고 있어 적신호가 켜졌다. 결국 1년만인 2019년 10월에 단종이 발표됐다.


파일:CC-white.svg 이 문단의 내용 중 전체 또는 일부는
문서의 r1481 판
, 2.1.5번 문단
에서 가져왔습니다. 이전 역사 보러 가기
파일:CC-white.svg 이 문단의 내용 중 전체 또는 일부는 다른 문서에서 가져왔습니다.
[ 펼치기 · 접기 ]
문서의 r1481 판 ( 이전 역사)
문서의 r 판 ( 이전 역사)

2.2. 서니 코브 ★

2018년 12월 11일에 개최된 2018 아키텍처 데이에서 정식으로 소개됐다. 이 아키텍처를 이용한 CPU가 아이스 레이크로, 2019년 8월 초에 10nm+ 공정 기반으로 출시됐으며, IPC가 증가됐다고 한다.[8]

파일:intel Sunny Cove Microarchitecture Performence per Clock.jpg

파일:intel_sunny_cove_microarchitecture.jpg

전체적으로 프론트 엔드 영역보다는 백 엔드 영역 위주로 대대적으로 확장됐으며, IPC가 평균 18% 향상됐다고 한다. 초기 테스트에 의하면 모바일용 10nm 공정 CPU가 단순히 클럭 속도와 성능으로 계산할 경우, 인텔 9세대 코어 i 시리즈와 AMD 3세대 라이젠을 능가하는 IPC를 보여준다고 한다. 다만 15W TDP로 제한된 상황에서는 위스키 레이크 i7 ULV 프로세서 대비 큰 향상폭을 보여주지는 못했는데, 이를 보면 저클럭대에서의 전성비가 생각보다 향상되지 못했음을 짐작할 수 있다. 결과를 보면 풀 로드 시 최대 소비 전력이 55W 정도로 나오는데, 이 때의 성능을 보면 10nm 공정에서의 전성비 자체는 상당한 향상이 있었음을 보여주고 있다.[9] 링크에서는 모바일 CPU가 이정도인데 데스크톱 버전이라면 더욱 더 기대할만 하다고 평가하고 있다. 출시된 모바일용 10nm CPU 중 i7-1065G7를 테스트 한 결과[10]를 기존 스카이레이크 마이크로아키텍처 기반인 i9-9900K와의 비교 시 SPEC 2017 기준 인텔이 공언했던 IPC +18%에 근접한 19%가 향상됐다고 한다. 게다가 추가된 AVX-512 기능으로 인해 AVX를 사용하는 연산에서는 전 세대에 비해 압도적인 성능을 보여줬다. 다만, 강력한 IPC 향상이 얻어지긴 했으나 실제로는 클럭이 18%(올코어 터보 기준) 에서 38%(싱글 베이스 기준)정도 떨어지기 때문에 실제 성능 향상은 3.5% 정도. 상기한 테스트들은 싱글 코어 기준이기에 멀티 스레드 작업 성능에선 떨어지기도 한다.

2.2.1. 아이스 레이크 (클라이언트용, 2019년)

【정식 발표 전 정보 펼치기 · 접기】
# 기사에 따르면, 10nm 공정은 수율 확보를 위해 FPGA, MIC 같은 작은 프로세서에 사용되고, 아이스 레이크 같은 큰 프로세서는 10nm+ 공정을 사용한다고 말했다.

인텔의 링크드 인에서 발견된 자료에 따르면 아이스 레이크는 새로운 CPU, 그래픽 아키텍처에 기반할 것이며 증강 현실, 혼합 현실 가속을 위한 Computer Vision 엔진과 음성 인식 가속을 위한 특수한 하드웨어가 포함될 것이라고 한다. # 또 다른 인텔의 자료에 따르면 아이스 레이크에 AVX-512와 새로운 명령어들을 도입할 것이라고 한다.[11]

인텔은 썬더볼트 3를 미래의 자사 CPU에 통합하겠다는 발표를 했다. 그 CPU가 아이스 레이크일지도...[12]

인텔 2017 Technology and Manufacturing Day의 프레젠테이션에서 아이스 레이크일 것으로 추측되는 10nm 프로세서가 등장한 바 있다.[13] 재밌는 점은 내장 그래픽과 CPU 코어는 각각 분리되어 10nm로 생산되지만 나머지 부분들은 14nm나 22nm로 생산되며 이러한 'CPU 조각'들이 EMIB(이밉, Embedded Multi-die Interconnect Bridge)을 이용해 연결되어 있는 MCM이라는 것이다.[14][15]

Geekbench에서 발견된 아이스 레이크 벤치마크 자료를 보면 1코어 당 L1 데이터 캐시가 48 KB로 이전 세대의 32 KB보다 증가한 것으로 보인다.[16]

인텔 공식 트위터에 따르면 2017년 6월 8일에 아이스 레이크 프로세서가 테이프 인[17]됐다고 한다. #

인텔의 공식 홈페이지에 아이스 레이크-S와 아이스 레이크 칩셋에 관한 언급이 있다.[18] 아이스 레이크 프로세서는 아이스 레이크 칩셋을 탑재한 메인보드와 출시할 것으로 보인다.[19]

2017년 11월 15일 기사에 따르면, 아이스 레이크-SP(ISX-SP)는 10nm+ 공정이 사용되며, 8개의 메모리 채널, 32 GB HBM2 온보드(on-board) 메모리(650 GB/s), 38코어를 가질 것이라고 한다. 아이스 레이크-SP에 기반한 제온 파이 나이츠 코브(Knights Cove)는 22코어 다이가 2개 결합된 MCM 구조가 될 것이라고 한다.

유출된 인텔의 2018년 로드맵을 보면, 아이스 레이크는 2018년에 출시되지 않을 예정이다.

그런데 10nm 공정의 본격적인 도입 시기가 2019년 하반기로 미뤄지면서 10nm+ 공정으로 예정된 아이스 레이크도 덩달아 미뤄진다면 2019년 중반이나 2019년 말에 출시할 것으로 보인다. 그리고 2018년에는 커피 레이크를 리프레시한 8코어 기반 모델로 아이스 레이크를 대신할 것으로 보인다.

인텔이 밝히기를 아이스 레이크는 2019년 연말 연휴 기간에 출시될 예정이라고 한다.

유출된 서버용 제품군 로드맵을 보면, 서버용인 아이스 레이크-SP는 2020년 출시될 것으로 보인다.

2019년 1월, 투자정보 사이트 모틀리풀(Motley Fool)의 애널리스트 아샤라프 에아사(Ashraf Eassa)의 트위터를 통해 인텔 아이스 레이크의 데스크톱 버전이 개발 취소될 수 있다는 이야기를 했다( 보드나라 기사) 유출한 인물이 2018년에 레이크필드의 포베로스 패키징 기술에 대한 정보를 유출한 적이 있을 정도로 업계 내 정보력에서 입지를 지니고 있는 인물인데다, 과거 14nm 공정 변경 때도 인텔이 데스크톱용 프로세서 발매에 소극적인 태도를 보인 만큼 단순한 루머라고만 볼 수 없다는 의견이 있었다. 2월 기준으로 문제의 트윗은 알 수 없는 이유로 삭제된 상태이다.

2019년 3월에는 인텔 리눅스 DRM 커널 드라이버 업데이트에서 14nm++ 공정을 다시 리프레시한 코멧 레이크의 정보가 공개되어 데스크톱에 14nm를 유지한 제품이 나오는 것 아니냐는 불만과 우려의 목소리가 나오는 중이다.

유출된 것으로 보이는 로드맵에 따르면 2019년 2분기에 모바일용으로 소량 출시될 것으로 보인다. 모바일 한정에도 모자라 소량 출하로 끝난다면 물량 면에서는 캐논 레이크와 마찬가지가 될 수 있다.

스카이레이크와 같은 -Lake 돌림자의 코드네임이지만, 인텔에서 발표한 10세대 랩톱용 코어 i 시리즈 및 제온 스케일러블 프로세서 제품군이다. 아이스 레이크는 아키텍처를 개선했을 뿐 아니라 공정도 캐논레이크의 10nm 대비 더 개선했다. 원래 데스크톱 프로세서로도 계획이 있었으나, 10nm 공정의 난항으로 2018~2019년에는 커피 레이크 리프레시, 2020년에는 코멧 레이크가 투입됐고, 2021년 3월 말이 돼서야 서니 코브 마이크로아키텍처를 14nm+++ 공정으로 백포팅해 로켓 레이크로 출시됐다.(i9, i7, i5)10세대 인텔 코어 프로세서로 함께 소개된 코멧 레이크와는 달리 프로세서 네이밍의 형식이 달라졌다. 주요 변화 항목은 내장 GPU 성능 표시 부분.

파일:intel Ice Lake Processor.jpg

내장 그래픽도 기존 카비 레이크 내장 그래픽부터 도입된 9.5세대 그래픽 아키텍처에서 11세대 그래픽 아키텍처로 변경됐다.[21] 10nm+ 공정으로 미세화되면서 FP32 연산 성능을 책임질 실행 유닛이 최다 64개로 증가됐으며, 및 새로운 기술 지원으로 인해 1 TFLOPS를 목표로 순수 연산 성능이 지포스 GT 1030보다 뛰어나다고 한다.[22] 하지만, 지포스 GT 1030은 연산 성능만 해도 1.1 TFLOPS인데다 메모리 대역폭도 64-bit와 GDDR5 조합으로 48 GB/s를 찍고 있어 제아무리 실행 유닛과 클럭빨로 연산 성능을 찍어 누른다 한들 DDR4 SDRAM의 현존 순정 클럭(2666MHz)으로는 어림도 없고 스펙으로나마 동급 성능이 되려면 최소 3000MHz 이상, 레이턴시까지 고려하면 3000MHz대 중반 정도는 돼야 한다. 연산 성능과 메모리 대역폭뿐만 아니라 지오메트리, 래스터라이제이션, ROP 성능까지 5단 콤보로 받쳐줘야 하지만 그동안 내장그래픽이 세대마다 항상 메모리 병목 현상에 시달렸던 터라 메모리 대역폭 향상이 급선무이긴 하다. 다행히 내장 메모리 컨트롤러의 인텔에서 공시된 스펙은 DDR4-3200, LPDDR4X-3733으로 향상됐기에 대역폭은 크게 향상될 것으로 보인다. 참고로 이 행사에서 시연된 CPU는 아이스 레이크 모바일 CPU였다. 그리고 이외에 기타 다른 부분들도 많이 개선됐고, 새로운 기술들이 이 아키텍처에 적용된다고 한다. 인텔이 10nm 공정에서 의미있는 진보를 달성하여 2019년에 아이스 레이크를 볼 수 있을 확률이 커졌다. 결과적인 내장 그래픽 성능은 UHD Graphics 630 대비 iGPU의 체급(48EUs → 64EUs, 약 1.33배)과 메모리 대역폭(42.6 GB/s → 51.2~59.7 GB/s, 약 1.2~1.4배) 둘 다 크게 향상된 덕분에 성능 향상이 확실해, 평균적으로 1.3~1.4배 이상의 성능이 향상됐다.

유출된 로드맵에 의하면 아이스 레이크는 데스크톱으로 출시되지 않을 것으로 보인다. 예전의 브로드웰 포지션을 이어받고 있다. 이대로라면 올더 레이크가 당시 스카이레이크 포지션에 해당할 것이다. PAO 사이클을 6년 만에 도는 셈.

썬더볼트 3가 CPU에 내장됐다. eGPU 사용 시 성능 저하가 줄어들 게 될 것으로 보인다. # eGPU 확산에 도움이 될 것으로 보인다. 다만 어느 정도일지는 벤치마크 리뷰가 나와야 알 수 있을 듯.

어느 시점부터 인텔이 아이스레이크의 공정 표기를 10nm+에서 10nm로 정정했다고 한다. 이유는 불확실하나 아난드텍을 비롯한 여타 관계자들 사이에서는 캐논레이크 10nm가 실패작이었음을 인정하기 싫어서였다고 생각하는 중. 즉 위에서 10nm+라고 표기한 것들은 이제 그냥 '10nm'로 생각하면 된다.

아이스레이크는 10세대 배지 디자인, 로켓레이크는 11세대 배지디자인을 사용한다.

2.2.2. 레이크필드 (2020년)

2020년 6월 10일에 정식 출시된 프로세서로, 듀얼 스크린 또는 접을 수 있는 랩톱 플랫폼에 채택된 초저전력 모바일 제품군이기도 하다. 2018년 12월 인텔의 2018 아키텍처 데이 행사에서 처음으로 공개됐다.

서니 코브 1코어 2스레드, 트레몬트 4코어 4스레드, LLC 메모리 4 MB, 11세대 GPU 마이크로아키텍처 기반 내장 그래픽스로 구성됐으며, ARM big.LITTLE 솔루션과 비슷한 인텔 하이브리드 테크놀로지와 Foveros 적층 패키징 테크놀로지라는 2가지 주요 기술을 이용해 SDP 7 W이면서도 2 mW의 낮은 대기 전력을 실현했다. 레이크필드가 탑재된 제품군의 이름은 기본 작명법 앞에 'Hybrid Technology가 탑재된'이 덧붙여진 긴 이름이라서 짧게 '하이브리드 CPU'라고도 부르는 편인데, ARM의 big.LITTLE에 따와서 'x86판 빅리틀 CPU'에 익숙한 사람들이 더 많다. 명칭이 다를 뿐 big.LITTLE과 유사한 컨셉이기 때문. 서니 코브에 관한 자세한 내용은 위에 있는 아이스 레이크 항목 참조. 트레몬트에 관한 자세한 내용은 인텔 트레몬트 마이크로아키텍처 문서 참조.

2020년 7월 3일, 삼성전자가 레이크필드가 탑재된 최초의 랩톱인 갤럭시 북 S가 본격 출시됐다.[23][24] (출처) 코어 i5 프로세서인 i5-L16G7과 코어 i3 프로세서인 i3-L13G4 2가지 라인으로 라인업됐으나 i7 라인은 아직 없는 상태인데, 레이크필드 자체가 실험작 느낌이 강한데다[25] 출시 후 1년이 지나도록 추가 라인업 소식이 없는 것으로 보아 i7 라인이 추가 출시될 가능성은 낮다.

2.2.3. 아이스 레이크 (서버용, 2021년)

본래 2019년에 아이스 레이크 SP가 투입될 예정이었으나 10나노 공정의 지연으로 인해 2020년으로 연기되고 2019년에는 쿠퍼 레이크 SP가 대타로 먼저 투입될 예정이었다. 그러나 2018년 출시 예정인 캐스케이드 레이크 SP가 2019년에 출시되면서 동시에 쿠퍼레이크 SP가 2020년 상반기로 연기되어 두 제품의 출시 시기 차이가 불과 수 개월 차로 좁혀지면서 로드맵이 꼬였다. 결국 출시 전 라인업이 정리되어 경쟁력이 떨어진 1-2소켓용 쿠퍼레이크 SP가 취소되고 4-8소켓용으로 쿠퍼레이크가 2020년 상반기에, 1-2소켓용으로 아이스레이크 SP가 2020년 하반기에 출시될 예정이었다. 그러나 2020년 11월에 정보가 알려지고 나서 공개만 된 상태. 결국 2021년 4월 6일이 돼서야 정식으로 출시됐다. 단, 먼저 출시된 쿠퍼 레이크와 같은 제온 스케일러블 프로세서의 3세대 제품군에 속하며 최대 8소켓을 지원하는 쿠퍼레이크와는 달리 최대 2소켓만을 지원한다. 쿠퍼레이크와는 모델명 뒤의 접미사 차이로 구분되며 접미사 H가 붙은 제품이 쿠퍼레이크, 해당 접미사가 붙지 않은 제품이 아이스레이크 기반이다. 1-2소켓 라인업의 전작인 캐스케이드 레이크 SP와 비교해서 변경된 사항은 다음과 같다.

ANANDTECH 리뷰에 따르면, 동클럭 대비 코어간 레이턴시는 로켓 레이크와 마찬가지로 캐스케이드 레이크 대비 약간 증가됐지만, 메시 인터커넥트 구조 특성상 나타날 수밖에 없는 일정한 레이턴시 증가 패턴이 28코어에서 40코어로 증가된 것 치고는 그나마 완화됐다. 소켓간 레이턴시는 약간 감소됐다. 클럭 사이클당 메모리 레이턴시는 L1 캐시는 4 → 5 클럭 사이클로 증가됐지만, L2 캐시는 14 클럭 사이클로 대동소이하고, L3 캐시는 71 → 64 클럭 사이클로 오히려 감소됐으며, 메인 메모리 레이턴시도 207 → 197 사이클로 감소됐다. 클라이언트용 아이스 레이크, 로켓 레이크와 비슷한 특성은 L1 캐시 메모리 뿐이고 나머지 계층은 캐시 구성이 달라 상이한 특성을 보여준다. 메인 메모리 대역폭도 40% 향상된 스펙 대비 40% 더 향상되어 총 80% 넘는 폭으로 향상됐다. IPC는 SPEC 벤치마크 기준으로 단일 스레드에서는 약 10~16%, 멀티스레드에서는 약 7~8% 정도 향상됐는데, 특히 멀티스레드 기준 IPC 향상률은 코어 개수가 증가된만큼 메모리 대역폭도 그만큼 향상된 점을 감안해도 다소 낮게 측정됐다.

2.3. 윌로우 코브

인텔 2018 아키텍처 데이에 로드맵에서 처음 언급됐고, 아키텍처 데이 2020에서 좀 더 구체적인 정보가 공개됐다.

파일:intel Willow Cove Microarchitecture.png

2.3.1. 타이거 레이크 (2020년)

파일:intel Tiger Lake Processor.png

2020년 9월 2일, 모바일용 11세대 코어 i 시리즈에 사용된 타이거 레이크가 공개됐다. 아이스 레이크에 사용된 10 nm 공정의 개선 버전인 10 nm Superfin 공정을 사용한다. CES 2020에서 존재가 공식 확인됐으며, 아키텍처 데이 2020에서 좀 더 구체적인 정보가 공개됐다. 이 프로세서부터 배지 디자인이 변경됐다.

【정식 발표 전 정보 펼치기 · 접기】
유출된 것으로 보이는 로드맵에 따르면 2020년에 모바일용으로 출시할 것으로 보인다.

외장 그래픽카드로 알려진 Xe 기반의 12세대 내장그래픽이 탑재되고, 아직 루머 단계지만 PCIe 4.0을 지원할 것이라고 한다.

유출된 로드맵에 따르면 아이스 레이크와 마찬가지로 데스크탑 버전은 출시하지 않을 것으로 보인다.

인텔이 리뷰어들에게 여름이 온다는 홍보장과 함께 호랑 나리 씨앗과 화분을 선물했음이 알려졌다. 이것으로 보아 타이거 레이크는 2020년 여름에 발매할 것으로 보인다. # 메모리 채널 구성의 차이, 기타 다른 요소가 동일하지 않다는 점, 실제품이 아닌점에서 아직 비교하기엔 섣부르다는 판단이다.

Time Spy 점수는 i7-1165G7이 5304점, 8코어 8스레드인 라이젠 7 4700U가 5302점으로, 4코어 8스레드로 8코어 8스레드와 비슷한 성능을 보여준다고 하지만 인텔에서 진행한 점, 동일 환경에서 측정하지 않은 점(인텔은 TDP를 28 W까지 제한을 풀었고, AMD는 기본 상태인 TDP 15 W 제한 환경에서 실시했으며, 인텔 쪽에는 LPDDR4X 4266 MHz의 어마어마한 램 클럭을 매치해놓았다. 참고 라이젠 7 4800U의 멀티스레드 성능은 TDP 15 W라는 전력 제한 상태로 7115점을 달성한 것으로 봐선 스레드 개수가 직접적인 요소인 것으로 보인다.)에서 실제품이 나와야 제대로 된 정보가 나올 듯하다.

전반적으로 코어 내부보다는 외부인 언코어 영역에서 더 많은 변화가 있었다. L2 캐시 메모리가 코어당 1.25 MB씩, L3 캐시 메모리가 코어당 3 MB씩 해서 4코어 8스레드 기준 12 MB로 대폭 증설됐다. 일반적으로 캐시 메모리 용량이 2배 증가할 경우 캐시 miss ratio가 [math(\sqrt{2})]배 감소하므로, L2 캐시 메모리는 150%나 증가함에 따라 캐시 miss ratio는 약 37% 감소를, L3 캐시 메모리는 50% 증가함에 따라 캐시 miss ratio는 약 18% 감소를 기대할 수 있으나, 캐시 메모리 레이턴시가 어느 정도 길어지는 것을 감안해야 할 것이다.

최대 클럭 속도가 i7-1185G7 기준 4.8 GHz로, 최대 4.1 GHz였던 i7-1068G7 대비 약 17%, 최대 3.9 GHz였던 i7-1065G7 대비 약 23% 높은 클럭이다. 평균적으로 계산해보면 인텔이 아키텍처 데이 2020에서 발표했던대로 아이스 레이크 대비 무려 20%나 증가했다! 물론, 모바일 환경이라 전력 제한에 따라 실제 최대 클럭이 스펙보다 낮을 수 있겠지만 공정 개선에 따라 아이스 레이크 대비 10% 내외의 클럭 향상을 기대할 수 있다.

내장 그래픽에서는 매우 큰 변화가 있었는데, 인텔의 야심작인 Xe 그래픽스가 들어간 첫 제품군으로, i5 이상의 제품군 한정으로 탑재됐다. 최대 클럭은 최상위 라인 기준 1350 MHz라서 FP32 연산 성능은 거의 2배 가까이 향상, 3D 그래픽에서 지오메트리 성능은 약 2.5배 향상, 래스터라이제이션, 텍스처, 렌더링 성능은 약 1.5배 향상되는 등 모든 면에서 스펙이 골고루 상향됐다. 스펙이 확장됨에 따라 내부 버스 대역폭도 일부 확장돼서 병목 현상 심화가 억제됐고, 2006년 GMA X3000 이래로 유지됐던 ISA도 오랜만에 대폭 변경됐다.
하지만, 일반 사용자이가 주로 접하게 될 SODIMM 타입 기준으로 여전히 DDR4 SDRAM 규격에 3200 Mbps 클럭을 그대로 유지함에 따라 메인 메모리 성능 병목으로 내장 그래픽 스펙만큼 실성능의 큰 향상을 보기 어려울 것으로 보인다. 6년 전에 발표한 모바일용 브로드웰 기반의 내장 그래픽도 GPU 체급이 하스웰 대비 20% 향상됐지만, SODIMM 타입 기준 DDR3L SDRAM 규격에 1600 Mbps 클럭을 그대로 유지해서 실성능이 그다지 향상되지 않았던 적이 있다. 그래도 GPU 스펙 자체가 하스웰→브로드웰 시절보다도 더 혁신적으로 향상됐으므로 그나마 나을 수도 있으나, 시스템 메인 메모리를 이용하는 특성상 메모리 성능 병목에 크게 발목 잡히는 구조일 수밖에 없어 GPU 스펙빨을 크게 못 받을 수도 있다.
그 외에 AV1 디코딩을 추가로 지원하고, H.265와 VP9의 12비트 색심도 스펙을 추가 지원하며, DisplayPort 1.4a를 통해 8K HDR 12비트 디스플레이를 출력할 수 있게 됐다. LPDDR4X SDRAM 듀얼채널 구성을 지원하며, 최대 램 용량은 64 GB이다. 인텔 최초로 PCI Express 4.0, Wi-Fi 6 규격의 무선랜까지 탑재했다. TDP는 공식 테스트에서 밝혀진대로 15 W처럼 고정된 값이 아니라 일반 저전력 기준 12~28 W. USB4와 썬더볼트 4를 기본 사양으로 지원한다. LPDDR5 SDRAM도 지원하지만 이를 활용한 프로세서가 당장 출시되지 않은 것을 보면 추후에 출시될 수도 있다.

2020년 9월 17일, 당시 최고 사양 모델인 i7-1185G7를 이용한 심층 리뷰가 공개됐는데, SPEC 벤치마크 기준 IPC가 아이스 레이크 대비 평균 3% 떨어졌다. 마이크로아키텍처 관점에서 캐시 메모리 구조 변경이 핵심이었으므로, 변경 사항을 짚어보자면 L2 및 L3 캐시 메모리 둘 다 증설됐지만, 특히 L2 캐시 메모리쪽의 비중이 매우 커져서 L3 캐시 메모리의 비중이 상대적으로 작아진 탓인지 캐시 포함 정책이 Inclusive 정책에서 Non-Inclusive 정책으로 변경됐다. 서버용이 아닌 클라이언트용 아키텍처로서 최초로 도입한 캐시 포함 정책이기도 하다. 캐시 포함 정책은 종류마다 일장일단이 있어서, 정책의 특성 자체만으로는 우열을 가리기가 어렵지만, 전체적으로 보았을 때 L2 캐시 메모리의 비중이 커지고 L3 캐시 메모리의 비중이 상대적으로 작아짐에 따라 가장 유리한 정책이 Non-Inclusive 정책이라서 그렇게 채택한 것일 수도 있다.
Set Associative 방식을 취하고 있는 캐시 배치 정책에서는 L2 캐시 메모리는 용량이 증설된 만큼 associativity가 8-way에서 20-way로 일정하게 확장된 반면, L3 캐시 메모리는 16-way에서 12-way로 오히려 축소됐다. 캐시 라인을 가리키는 세트의 방향의 수가 많을수록 캐시 활용도와 적중률이 높아지고 캐시 미스가 발생하더라도 활용할 수 있는 캐시 대체 정책이 다양해져서 유연성을 보장할 수 있지만, 그만큼 캐시 라인을 탐색하는 시간이 오래 걸리고 탐색 빈도가 많아져서 소비 전력이 증가하는 특성을 고려해야 할 뿐만 아니라, 데스크톱 플랫폼보다 더 엄격한 전력 제한으로 전성비를 보장해야 하는 모바일 플랫폼 특성까지 고려해야 했던 탓에 어쩔 수 없이 12-way로 타협한 것으로 추정해볼 수 있다.
ANANDTECH측에서 실시한 메모리 성능 테스트 툴에 따른 결과를 살펴보자면, 가장 많은 증가 폭을 보여준 L2 캐시 메모리의 평균 레이턴시가 13사이클에서 14사이클로 겨우 1사이클(약 7.7%) 길어진 것에 그친 반면, 상대적으로 덜 증가한 L3 캐시 메모리의 평균 레이턴시는 30~36사이클에서 39~45사이클로 작게는 3사이클, 크게는 무려 15사이클이나 길어졌다. 대략 평균 값을 9사이클로 잡아서 계산해봐도 같은 클럭일 때 L3 캐시 메모리 평균 레이턴시가 약 27.3%나 더 길어졌다는 뜻이다. 12-way 때문이라고 생각할 수도 있지만, associativity 방향 개수가 능사가 아니다. 앞서 서술했다시피 적중률이 높아지는 만큼 레이턴시도 길어지는 것이 이유다. 결과적인 특징만 보면 캐시 메모리 용량을 증설할 경우의 장단점이 떠오르는 특징이다.
종합적으로 보면 다른 메모리 스펙 부분들은 그려려니 할 수 있어도 L3 캐시 메모리의 레이턴시 연장 패널티만큼은 너무 컸다고 볼 수 있다. 그 대신 캐시 메모리의 복사 대역폭이 약 35% 향상됐고, 메인 메모리의 로드 대역폭도 약 41% 향상됐으며, 같은 전력 제한 기준으로 아이스 레이크 대비 떨어지는 IPC를 상쇄할 만큼 더 높은 클럭을 달성한 덕분에 결과적으로 단일 스레드 성능이 향상됐다.

하지만, 이러한 성능 효율도 쿨링 여건이 넉넉할 때나 그렇다는 것이지, 좁은 공간에 우겨넣어야 하는 노트북 빌드의 퀄리티에 따라 전력 스로틀링과 온도 스로틀링 특성이 달라져서 제 성능을 못 낼 수도 있다. 결국, 우려했던 대로 타이거 레이크 계열 CPU를 탑재한 노트북의 평균 성능이 먼저 나온 경쟁사의 르누아르 계열 APU가 탑재된 노트북들보다 그다지 특출나지 않는 것으로 밝혀졌다. 유휴 소비전력(대기 전력)도 마찬가지.

2021년 5월 17일, 최다 8코어로 구성된 고성능 모바일용 타이거 레이크가 출시됨에 따라 최고 사양 모델인 i9-11980HK를 이용한 심층 리뷰가 공개됐다. L3 캐시 메모리 용량은 8코어 기준 무려 24 MB인데, 먼저 나온 4코어의 12 MB와 비교하면 당연한 구성이긴 하다.
용량이 많아진만큼 레이턴시의 패널티가 더 커져서 성능에 약영향이 있을지도 모를 우려가 있었지만, 다행히 코어↔코어간 레이턴시는 먼저 나온 i7-1185G7의 26~35 ns보다 더 짧은 22~32 ns 범위로 측정됐다. i7-1185G7보다 높은 올코어 터보 부스트 클럭이면서 모종의 최적화 때문일 것으로 추정.
성능에서도 먼저 나온 경쟁사의 동세대 8코어 프로세서와 대등하게 경쟁할 수 있게 됐고, 특히 L3 캐시 메모리 용량 24 MB 덕분인지 경쟁사보다 더 높은 게임 성능을 보여주었다. 단, 이는 고전력 한정으로 저전력 기준에서는 우위가 뚜렷하지 않거나 오히려 떨어지는 경우도 있다.

2.4. 사이프러스 코브

2.4.1. 로켓 레이크 (2021년)

인텔의 11세대 데스크톱 코어 프로세서. 인텔 CPU 2018-2021 SIPP 로드맵에서 처음으로 알려진 코멧 레이크 다음 세대의 코드네임. 모바일 대비 늦은 감은 있지만 그래도 데스크탑 프로세서들도 마침내 6년간 우려먹던 스카이레이크 아키텍처로부터 갈아타게 됐다. 10nm 공정이 아닌 14nm 공정이라서 코멧 레이크의 연장선처럼 보이지만, 10nm 공정 자체가 지체돼서 아이스 레이크의 14nm 백포트 버전이다. i5 이상 모델만 출시됐으며, i3 이하 모델은 코멧레이크를 계속 유지한다. 소켓은 코멧 레이크가 쓰고 있는 LGA 1200 그대로 유지됐다.

【정식 발표 전 정보 펼치기 · 접기】
지금은 내려간 인텔 그래픽 드라이버 26.20.16.9999로부터 로켓 레이크 데스크탑의 내장그래픽 중 RKLLPGT1S32, RKLLPGT0P5S16 2종류의 존재가 알려졌는데, 코멧 레이크를 포함한 기존 스카이레이크 기반 14nm 제품의 내장그래픽(9세대, 9.5세대)과 구성이 다른 것으로 보아 아이스 레이크 CPU에 탑재된 11세대 혹은 타이거 레이크 CPU에 탑재될 Xe 기반의 내장그래픽이 탑재될 것으로 보인다.[26] 또, RKLLPGT0의 존재로 보아 9세대 CPU의 F 모델처럼 내장그래픽이 없는 모델이 존재할 가능성이 있어 보인다.

윌로우 코브 기반의 사이프러스 코브(Cypress Cove)를 사용할 것이라는 추측이 나왔으나 # 인텔 공식 로드맵에 언급된 적이 없어서 확실하지 않다. 다만, AMD의 ZEN 2 마이크로아키텍처와 유사하게 CPU 코어와 GPU 코어 다이가 분리되며 GPU 코어부에는 메모리 컨트롤러, GPU가 탑재되고, 두 코어는 EMIB로 연결될 것이라는 소문도 나온 적이 있으나, 역시 확실한 근거는 아직 없다. 캐시 메모리 구조가 서니 코브에 가까운지, 윌로우 코브에 가까운지에 대해 확실한 정보도 아직 없는 상태. 로켓 레이크 정식 발표 이후, 최종적으로 아이스레이크에 사용된 서니 코브 CPU에 타이거레이크에 사용된 Xe(Gen12) GPU 조합으로 확정됐다. #

2020년 7월 9일, VIDEO CARDZ에서 게시된 소문에 따르면, 유출 사진을 근거로 코어 i9은 8코어 16스레드, i7은 8코어 12스레드, i5는 6코어 12스레드일 것이라고 한다. 이미 여러 유출 자료들 때문에 로켓 레이크의 최다 코어 개수가 사실상 8코어로 굳어진 마당이라 이들을 라인별로 차등화하려면 이런 방법밖에 없다는 식으로 긍정하는 사람들도 있지만, 코어당 2-way SMT 형태를 고수했던 하이퍼스레딩 지원 CPU들 중에 스레드 개수가 코어 개수의 2배가 못 되는 어중간한 개수였던 적은 단 한 번도 없었기 때문에 신빙성이 없다는 사람들도 있다. 전략적으로 보면 그럴 수도 있지만 현실적으로는 말도 안 되는 스펙이라는 것.

2020년 10월 9일, ITCooker가 게시한 스크린샷을 인용한 VIDEO CARDZ와 Computer Base의 소문에 따르면, CPU-Z에서 표시된 로켓 레이크 기반 CPU의 PEG는 PCI-Express 4.0 ×16 인터페이스로 동작하고 있다고 한다. 계층별 캐시 메모리도 아이스 레이크에 사용된 서니 코브 마이크로아키텍처와 동일한 스펙으로 나타났다. 또한, 출시 전 루머 유포하여 적중률이 높은 인물로 유명한 遠坂小町@Komachi의 트윗에서도 동일한 내용이 언급되어 있다.
ITCooker의 스크린샷이 조작된 이미지가 아니라면 캐시 포함 정책도 윌로우 코브 마이크로아키텍처에 채택된 Non-Inclusive 정책이 아닌 기존의 Inclusive 정책으로 회귀됐을 가능성이 높다. 상위 캐시 메모리 용량과 하위 캐시 메모리 용량의 격차가 커질 수록 Non-Inclusive 정책의 장점이 약해지기 때문.

2020년 10월 11일, Raichu가 게시한 트윗에 의하면 지난 번에 언급된 8코어 12스레드라는 스펙 루머를 부정하고, 코어 i9과 i7이 둘 다 8코어 16스레드, i5는 6코어 12스레드라고 주장하고 있다. 단, i9과 i7의 차등 스펙이 클럭과 L3 캐시 메모리 용량 뿐이 맞는지는 아직 확인되지 않은 상태.

2020년 10월 29일, 경쟁사가 라데온 RX 6000 시리즈를 정식 발표하고 겨우 하루밖에 안 됐을 무렵에 인텔 뉴스룸에서 뜬금없이 로켓 레이크-S와 세부 정보를 공개했다. 해당 슬라이드 정보에 따르면 IPC 향상률이 서니 코브 때의 18%가 아닌 그냥 두 자리 수라고만 언급되어 있는데, 최소 10% 이상으로 추정해볼 수 있으나 그 마저도 게이밍이 아닌 작업과 AVX-512 명령어 셋이 활용된 프로그램까지 종합한 평균 값이라면 게이밍 기준으로는 이보다 낮을 수도 있다. PCI-Express 4.0을 지원하며, 레인 개수도 경쟁사의 라이젠 시리즈처럼 16레인은 기존의 확장 카드에 할당되고 나머지 4레인은 M.2 폼팩터의 옵테인 메모리 및 SSD에 할당된 총 20개로 변경됐다. 일반 데스크탑 제품군에서는 최초로 딥 러닝 부스트 및 VNNI를 지원하고, DDR4-3200까지 기본 지원하는 메인 메모리 컨트롤러와 타이거 레이크에 처음 도입된 Xe 아키텍처 기반의 HD Graphics가 일반 데스크탑 CPU에도 탑재되며, 함께 내놓을 500 시리즈 칩셋과 USB 3.2 Gen 2×2를 이용한 20 Gbps 규격을 지원한다. 단, 타이거 레이크에 강조된 USB4와 Thunderbolt 4의 지원 여부는 불명.

파일:intel Cypress Cove Microarchitecture Performence per Clock.png

2021년 1월 11일, CES 2021의 인텔 기조연설에서 로켓 레이크에 대한 정보가 추가 공개됐다. 발표 자료에 따르면 IPC는 기하 평균 19% 향상됐고 최상위 라인인 i9-11900K는 8코어로 줄었지만 최대 터보 부스트 클럭이 5.3 GHz를 찍는 모습을 보여주며, USB4나 썬더볼트 4 지원 여부는 언급되지 않았다. # 다행히 ASUS 사에서 내놓은 Z590 보드 중에서 ROG STRIX 이상 라인업에는 썬더볼트 4 헤더가 탑재된 것을 보아 썬더볼트 4를 지원하는 것으로 보인다. AMD 전용 보드인 B550 보드에서도 썬더볼트 4 단자가 후면 백패널에 기본탑재된 보드도 나온판인데 상식적으로 인텔 로켓 레이크-S CPU가 썬더볼트 4를 지원하지 않을리가 없다.

파일:intel Rocket Lake Processor.jpg

2021년 3월 16일, 로켓 레이크가 정식으로 발표되고, 3월 30일이 되고 나서야 정식으로 출시됐다. 아이스 레이크와 마찬가지로 L1, L2 캐시 메모리 용량 증가로 인해 i7-10700K와 i7-10700K 기준으로 L1 캐시 레이턴시는 4 → 5 클럭 사이클로 증가, L2 캐시 레이턴시는 12 → 13 클럭 사이클로 증가, L3 캐시 레이턴시는 43 → 46 클럭 사이클로 증가됐다. 그 대신 L1 캐시 대역폭이 클럭당 2배 향상됐기 때문에 전체적인 IPC에 큰 영향을 줄 정도는 아니다. 다만, 코어↔코어 레이턴시가 17~25 → 22~31 클럭 사이클로 증가되어 코어 간에 통신이 잦은 워크로드의 경우 IPC 향상 효과가 떨어질 수 있다.

이렇게 장점보다 단점이 더 많아 보임에도 불구하고 ComputerBase 벤치마크에 따르면, IPC 향상률은 유명 렌더링 및 인코딩 작업 기준으로 약 17% 증가됐다. 반면, 게이밍 IPC 향상률은 둠 이터널, F1 2020, 섀도 오브 더 툼 레이더에서 720p 해상도 기준으로 평균 6%밖에 증가되지 못 했는데, 가장 보편적인 1080p 해상도라면 6%보다 더 낮은 향상률일 가능성이 높다. 심지어, 일부 게임에서는 클럭이 서로 큰 차이 없는 i7-11700K와 i7-10700K를 비교했을 때 i7-11700K가 오히려 더 떨어지는 경우가 있을 정도. 이 때문에 국내 커뮤니티 일각에서는 사실 서니 코브가 아니라 L2, L3 캐시 메모리 용량만 서니 코브 수준으로 대폭 후려친 윌로 코브 아니냐라는 우려가 있었다. 윌로 코브 마이크로아키텍처에 사용된 타이거 레이크의 L3 캐시 레이턴시가 유독 심하게 느려져서 다른 부분들의 장점들을 다 깎아 먹었기 때문. 다행히, 이는 초기 바이오스 문제로, 이후로는 최소한 L3 캐시 및 메인 메모리 레이턴시만큼은 아이스 레이크와 비슷한 수준의 정상 궤도로 돌아왔다. 단, 14 nm 공정으로 백포팅된 사이프러스 코브 마이크로아키텍처와 10 nm 공정 기반 서니 코브 마이크로아키텍처의 IPC가 서로 같은지, 다른지는 확실하게 밝혀지지 않았다.

로켓 레이크의 가장 큰 특징은 메인 메모리 컨트롤러와 메인 메모리의 클럭 도메인 특성으로, 그동안 메모리 컨트롤러와 메모리의 클럭 도메인은 1:1 비로 동작했었다. 그런데 로켓 레이크에서 i9 라인은 3200 MHz 유효 클럭까지만, i7과 i5 라인은 2933 MHz 유효 클럭까지만 1:1로 동작하고, 각각 이보다 더 높은 유효 클럭일 경우 2:1로 동작하는 것으로 바뀌었다. 인텔은 1:1을 Gear 1, 2:1을 Gear 2로 명명하고 있으며, 최소한 4266 MHz 이상의 유효 클럭은 돼야 1:1 상태의 3200 MHz 유효 클럭과 동급의 게이밍 성능이 될 정도로, 2:1의 성능 패널티가 크다. 경쟁사의 4세대 라이젠 CPU와 비교되곤 하지만, 마찬가지로 최대 3600~3733 MHz 유효 클럭까지 1:1 상태를 유지할 수 있는 것으로 알려져 있다. 1:1 상태에서 4000 MHz 이상의 유효 클럭이 가능했던 이전 세대와는 다르게 3800 MHz 이상부터 1:1 상태 유지가 어려워졌는데, 인텔 관계자에 의하면 이는 5000 MHz 이상의 고클럭 메모리킷을 지원하기 위해 2:1 상태를 도입한 대가라고 한다.

현행 인텔 CPU는 SoC 클럭인 링 인터커넥트 클럭이 L3 캐시 클럭에 동기화되어 있는 반면, 경쟁사의 4세대 라이젠 CPU는 SoC 클럭인 인피니티 패브릭 클럭(FCLK)이 메모리 컨트롤러 클럭(UCLK)에 동기화되어 있다는 차이점이 있는데, 이 때문에 메모리 컨트롤러 클럭과 메모리 클럭의 비가 2:1이어도 1:1일 때보다 게이밍 성능 하락되는 정도가 유효 클럭마다 서로 다른 특징을 보여준다. 퀘이사존 벤치마크에 따르면 i9-11900K의 경우는 2:1의 4000 MHz가 1:1의 3200 MHz보다 2% 낮은 게이밍 성능, 2:1의 4533 MHz가 1:1의 3733 MHz보다 0.1% 높은 게이밍 성능이고, 라이젠 9 5900X의 경우는 2:1의 4000 MHz가 1:1의 3200 MHz보다 1% 낮은 게이밍 성능, 2:1의 4533 MHz가 1:1의 3733 MHz보다 0.4% 낮은 게이밍 성능을 보여준다. 다만, 라이젠 9 5900X는 i9-11900K의 8코어 16스레드가 아닌 12코어 24스레드라서 메모리 성능에 더 민감해지는 점을 감안해야 한다. 라이젠 7 5800X였다면 좀 더 정확하게 비교할 수 있었을 것이다.

2.5. 골든 코브 ★

2021년 8월 19일에 개최된 아키텍처 데이 2021에서 정식으로 소개됐다. 이 아키텍처를 이용한 CPU가 엘더 레이크로, IPC 향상률이 3.3 GHz 클럭 기준 로켓 레이크에 사용된 사이프러스 코브 대비 기하 평균 19% 향상됐다고 한다. 타이거 레이크에 사용된 윌로 코브 기준이 아니기 때문에 윌로 코브와 비교하면 향상률이 다를 수 있으며, 인텔이 실시한 벤치마크 프로그램들이 아닌 게임으로 비교할 경우 이 역시 향상률이 다를 수 있다.

파일:intel Golden Cove Microarchitecture Performence per Clock.png

파일:intel Golden Cove Microarchitecture.png

스카이레이크, 서니 코브의 사례와 같이 클라이언트용 코어와 서버용 코어의 SIMD 장치 구성(Port 5 FMA 및 AMX는 서버 전용) 및 L2 캐시 용량(클라이언트 1.25MB 10-way, 서버 2MB 16-way)의 차등이 존재한다. 단, 캐시 포함 정책은 Non-Inclusive로 동일.

2.5.1. 엘더 레이크 (2021년)

2021년 11월에 출시된 12세대 코어 시리즈 CPU 아키텍처의 코드명. 'Alder'의 한글 표기가 실제 영어 발음('올더', '얼더' 또는 '알더')과 거리가 있는 '엘더'로 정해졌는데, 이는 초창기 루머 기사 업로더가 앨더 레이크로 표기하여 하드웨어 커뮤니티상에서 누리꾼들이 관용적으로 해당 표기를 사용하다가 인텔 코리아에서 보도 자료에 '엘더 레이크' 표기를 채택하면서 굳어지게 된 것으로 보인다. 참고로 Alder Lake는 워싱턴주 니스퀄리 강에 댐을 건설해 생긴 인공 호수의 이름이다. 여기서 Alder는 댐 건설로 인해 수몰된 Alder 카운티의 마을을 기념하기 위해 쓴 것이다.

【정식 발표 전 정보 펼치기 · 접기】
2020년 4월 9일 웨이보에서 인텔의 홍보 슬라이드가 유출되면서 처음 알려졌다. # 코드네임은 엘더 레이크로 11세대 데스크톱 코어 프로세서인 로켓 레이크의 후속 제품이며, 12세대 데스크톱 코어 프로세서 제품이 될 예정이다.

인텔에 전압 레귤레이터 시험기(Voltage Regulator Test Tool, VRTT)를 납품하는 대만의 lit-tech에서 엘더 레이크-S의 소켓 정보가 공개됐다. 코멧 레이크-S와 로켓 레이크-S에서 쓰는 LGA 1200과 다른 LGA 1700 소켓을 쓸 예정으로 알려졌다. # 트위터의 유명 인사이더 KOMACHI_ENSAKA에 따르면 소켓의 규격은 45mm×37.5mm로 보통 인텔의 소켓이 정사각형에 가까웠던 것과 다르게 직사각형으로 알려졌다. #

대만의 PC_Shopping 포럼의 인사이더 sharktooth 따르면 엘더 레이크는 마치 ARM의 big.LITTLE과 비슷한 인텔 하이브리드 테크놀로지를 이용해 8개의 골든 코브 코어를 8개의 그레이스몬트 코어와 같이 탑재하는 것과 6개의 골든 코브 코어만 탑재한 것 2 종류가 있으며, TDP도 125W와 80W 두 종류라는 소문이 있다. # 또한 인텔 데스크톱 프로세서 최초로 PCI Express 5.0과 DDR5 SDRAM을 지원한다는 소문이 있다.[27] 2년 주기로 소켓이 바뀌는 것에 비해 LGA1700은 3년 간다는 소문도 있다. # #

인텔의 CES 2021 기조연설에서 마지막 카메오로 등장했으며 이에 따르면 2021년에는 나온다는 것을 확실하게 언급했다. 또한 기조연설에서는 "인텔에서 가장 스케일러블한 성능을 가진 소비자용 데스크톱/모바일 CPU" 라고 언급했다. #

i9-12900K의 베이스칩 성능이 유출됐는데, 베이스칩으로만으로도 라이젠 9 5950X를 이겨버린다고(!!!)

파일:intel Alder Lake Processor.png

P-코어의 L1, L2 캐시 메모리 스펙은 타이거 레이크에 사용된 윌로 코브와 같다. 그래서 윌로 코브와 비교하면 변경점이 캐시 메모리가 아닌 코어 내부 뿐인 것으로 보여질 수 있다. 코어 내부 뿐만 아니라 SoC 레벨에서도 타이거 레이크에 도입된 듀얼 링 인터커넥트 구조가 그대로 계승됐기 때문. 확연하게 다른 점은 그레이스몬트 마이크로아키텍처 기반의 Efficient 코어 (이하 E-코어)도 함께 포함된 구성이기 때문에 L3 캐시 메모리가 E-코어까지 모두 공유됨에 따라, 총 30 MB로 증가됐다는 것. 캐시 메모리 의존도가 높고 단일 스레드 비중이 큰 게임에서는 30 MB 모두 접근할 수 있는 구조야말로 유효 레이턴시가 너무 처참하지 않는 한해서 게이밍 성능에 도움이 되는 조건이다.

파일:intel Alder Lake S Die Shot.jpg

파일:intel Alder Lake S Die Shot Block Diagram.jpg

2021년 10월 27일에 엘더 레이크가 사용된 12세대 코어 i 시리즈가 발표되면서 엘더 레이크의 실리콘 다이 샷도 공개됐는데, 다이 사이즈가 이전 세대 로켓 레이크보다 확실히 작아졌고, 전전 세대인 코멧 레이크와 비슷한 면적이다. L3 캐시 메모리 용량은 실제로도 최대 30 MB지만, i7-12700K는 27 MB가 아닌 25 MB, i5-12600K는 21 MB가 아닌 20 MB로 밝혀지면서 어떤 식으로 컷 다운 됐는지 밝혀지지 않아 여러 가설들이 있었다. 알려진 사실들만 나열하면 다음과 같다.

하이브리드 구조라서 언뜻 보면 이질적으로 느껴질 수 있지만, 엘더 레이크 S의 L3 캐시 메모리도 마찬가지로 지금까지 인텔이 멀티코어 CPU가 지니고 있었던 L3 캐시 메모리의 용량 차등 방식을 그대로 따라간다. 기존 멀티코어 구조와의 차이점이라면 서로 다른 종류의 코어들이 하나의 실리콘 다이 내부에서 공존한다는 점인데, 4개 E-코어 단위 클러스터를 하나의 P-코어처럼 생각해본다면, 종래의 L3 캐시 메모리 용량 차등 방식을 그대로 설명할 수 있다. 엘더 레이크 S의 링 스톱은 P-코어마다 1개씩 배치되어 있는 반면, E-코어에는 4개 E-코어 단위 클러스터마다 1개씩 배치되어 총 10개의 링 스톱으로 구성되어 있는데, 공교롭게도 전전 세대인 10코어 코멧 레이크와 같다.

||<-4><tablealign=center><tablewidth=100%><tablebordercolor=#0068b5><tablebgcolor=#0068b5,#0068b5><bgcolor=#0068b5><color=white> i9-12900K의 L3 캐시 메모리 매핑 구조 ||
{{{#!wiki style="margin: 0 -10px -5px"
{{{#!folding [ 펼치기 · 접기 ]
{{{#!wiki style="margin: -6px -1px -11px" 		<rowcolor=#9addf7,#00285a> CPU 코어 번호 L3 캐시 라인 번호
(캐시 블록당 64 Byte) 		캐시 세트 번호
(세트당 12-way) 		링 스톱 번호
#P0 #0 #0 #0
[math(\vdots)] [math(\vdots)]
#49151 #4095
#P1 #49152 #4096 #1
[math(\vdots)] [math(\vdots)]
#98303 #8191
#P2 #98304 #8192 #2
[math(\vdots)] [math(\vdots)]
#147455 #12287
#P3 #147456 #12288 #3
[math(\vdots)] [math(\vdots)]
#196607 #16383
#P4 #196608 #16384 #4
[math(\vdots)] [math(\vdots)]
#245759 #20479
#P5 #245760 #20480 #5
[math(\vdots)] [math(\vdots)]
#294911 #24575
#P6 #294912 #24576 #6
[math(\vdots)] [math(\vdots)]
#344063 #28671
#P7 #344064 #28672 #7
[math(\vdots)] [math(\vdots)]
#393215 #32767
#E0 #393216 #32768 #8
#E1 [math(\vdots)] [math(\vdots)]
#E2
#E3 #442367 #36863
#E4 #442368 #36864 #9
#E5 [math(\vdots)] [math(\vdots)]
#E6
#E7 #491519 #40959
메인 메모리 용량 : [math(m \times 2^{n} = 2^{\log_2 m} \times 2^{n} = 2^{{(\log_2 m)}+{n}})] Byte
L3 캐시 메모리 용량 : [math(30 \times 2^{20} = 15 \times 2^{21} = 2^{\log_2 15} \times 2^{21} = 2^{{(\log_2 15)}+{21}})] Byte
L3 캐시 라인 수 : [math(491520)]개
L3 캐시 세트 수 : [math(40960)]개
메인 메모리 주소 비트 : [math(\lceil(\log_2 m)\rceil +n)] bit
세트 인덱스 필드 : [math(\lceil(\log_2 10)\rceil+12=16)] bit
블록 오프셋 필드 : [math(6)] bit
태그 필드 : [math(\lceil(\log_2 m)\rceil+n-22)] bit
}}}}}}}}} ||

||<-4><tablealign=center><tablewidth=100%><tablebordercolor=#0068b5><tablebgcolor=#0068b5,#0068b5><bgcolor=#0068b5><color=white> i7-12700K의 L3 캐시 메모리 매핑 구조 ||
{{{#!wiki style="margin: 0 -10px -5px"
{{{#!folding [ 펼치기 · 접기 ]
{{{#!wiki style="margin: -6px -1px -11px" 		<rowcolor=#9addf7,#00285a> CPU 코어 번호 L3 캐시 라인 번호
(캐시 블록당 64 Byte) 		캐시 세트 번호
(세트당 10-way) 		링 스톱 번호
#P0 #0 #0 #0
[math(\vdots)] [math(\vdots)]
#40959 #4095
#P1 #40960 #4096 #1
[math(\vdots)] [math(\vdots)]
#81919 #8191
#P2 #81920 #8192 #2
[math(\vdots)] [math(\vdots)]
#122879 #12287
#P3 #122880 #12288 #3
[math(\vdots)] [math(\vdots)]
#163839 #16383
#P4 #163840 #16384 #4
[math(\vdots)] [math(\vdots)]
#204799 #20479
#P5 #204800 #20480 #5
[math(\vdots)] [math(\vdots)]
#245759 #24575
#P6 #245760 #24576 #6
[math(\vdots)] [math(\vdots)]
#286719 #28671
#P7 #286720 #28672 #7
[math(\vdots)] [math(\vdots)]
#327679 #32767
#E0 #327680 #32768 #8
#E1 [math(\vdots)] [math(\vdots)]
#E2
#E3 #368639 #36863
(E-코어 비활성화) #368640 #36864 #9
(E-코어 비활성화) [math(\vdots)] [math(\vdots)]
(E-코어 비활성화)
(E-코어 비활성화) #409599 #40959
메인 메모리 용량 : [math(m \times 2^{n} = 2^{\log_2 m} \times 2^{n} = 2^{{(\log_2 m)}+{n}})] Byte
L3 캐시 메모리 용량 : [math(25 \times 2^{20} = 2^{\log_2 25} \times 2^{20} = 2^{{(\log_2 25)}+{20}})] Byte
L3 캐시 라인 수 : [math(409600)]개
L3 캐시 세트 수 : [math(40960)]개
메인 메모리 주소 비트 : [math(\lceil(\log_2 m)\rceil +n)] bit
세트 인덱스 필드 : [math(\lceil(\log_2 10)\rceil+12=16)] bit
블록 오프셋 필드 : [math(6)] bit
태그 필드 : [math(\lceil(\log_2 m)\rceil+n-22)] bit
}}}}}}}}} ||

||<-4><tablealign=center><tablewidth=100%><tablebordercolor=#0068b5><tablebgcolor=#0068b5,#0068b5><bgcolor=#0068b5><color=white> i5-12600K의 L3 캐시 메모리 매핑 구조 ||
{{{#!wiki style="margin: 0 -10px -5px"
{{{#!folding [ 펼치기 · 접기 ]
{{{#!wiki style="margin: -6px -1px -11px" 		<rowcolor=#9addf7,#00285a> CPU 코어 번호 L3 캐시 라인 번호
(캐시 블록당 64 Byte) 		캐시 세트 번호
(세트당 10-way) 		링 스톱 번호
(P-코어 비활성화) (비활성화) (비활성화) #0
(P-코어 비활성화) #1
#P0 #0 #0 #2
[math(\vdots)] [math(\vdots)]
#40959 #4095
#P1 #40960 #4096 #3
[math(\vdots)] [math(\vdots)]
#81919 #8191
#P2 #81920 #8192 #4
[math(\vdots)] [math(\vdots)]
#122879 #12287
#P3 #122880 #12288 #5
[math(\vdots)] [math(\vdots)]
#163839 #16383
#P4 #163840 #16384 #6
[math(\vdots)] [math(\vdots)]
#204799 #20479
#P5 #204800 #20480 #7
[math(\vdots)] [math(\vdots)]
#245759 #24575
#E0 #245760 #24576 #8
#E1 [math(\vdots)] [math(\vdots)]
#E2
#E3 #286719 #28671
(E-코어 비활성화) #286720 #28672 #9
(E-코어 비활성화) [math(\vdots)] [math(\vdots)]
(E-코어 비활성화)
(E-코어 비활성화) #327679 #32767
메인 메모리 용량 : [math(m \times 2^{n} = 2^{\log_2 m} \times 2^{n} = 2^{{(\log_2 m)}+{n}})] Byte
L3 캐시 메모리 용량 : [math(20 \times 2^{20} = 5 \times 2^{22} = 2^{\log_2 5} \times 2^{22} = 2^{{(\log_2 5)}+{22}})] Byte
L3 캐시 라인 수 : [math(327680)]개
L3 캐시 세트 수 : [math(32768)]개
메인 메모리 주소 비트 : [math(\lceil(\log_2 m)\rceil +n)] bit
세트 인덱스 필드 : [math(15)] bit
블록 오프셋 필드 : [math(6)] bit
태그 필드 : [math(\lceil(\log_2 m)\rceil+n-21)] bit
}}}}}}}}} ||


다음 접혀진 내용은 어떤 식으로 컷 다운 됐는지 알려지기 전까지 제시된 4가지 가설들로, 알려진 사실들만 종합해보면 4가지의 가설들 중 네 번째 가설이 가장 유력하다.

【엘더 레이크 S의 L3 캐시 메모리 용량 컷 다운 방식에 관한 가설 펼치기 · 접기】
* 첫 번째 가설은 ANANDTECH에서 언급된 추측으로, P-코어당 3 MB씩, 4개 E-코어 단위 클러스터당 3 MB씩이 아니라는 전제로 시작한다. 두 가지의 세부 가설을 제시했는데,
  • P-코어당 2.5 MB씩이고, 4개 E-코어 단위 클러스터당 5 MB씩, 총 10군데의 링 스톱으로 구성되어 있을 것이라는 추측.
  • P-코어당 2.5 MB씩이고, 4개 E-코어 단위 클러스터당 2.5 MB씩이지만, 나머지 5 MB는 코어와 매칭되지 않고 단순히 캐시 메모리 용량 증설을 위해 링 스톱이 2군데 더 추가된 총 12군데의 링 스톱으로 구성됐을 것이라는 추측.
    어느 쪽의 세부 가설이든, 이렇게 구성하면 i7-12700K의 25 MB와 i5-12600K의 20 MB 모두 계산할 수 있다. 단, 이 가설대로 계산할 수 있으려면 P-코어들과 L3 캐시 메모리 레이아웃이 조금씩 어긋나면서 4개 E-코어 단위 클러스터에 인접된 L3 캐시 메모리가 P-코어에 인접된 L3 캐시 메모리보다 더 커다란 또는 길쭉한 모습이어야 하는데, 실제 다이 샷에서는 이전 세대 타이거 레이크처럼 반듯하게 인접되면서 일정한 메모리 셀 형태로 정렬되어 있으므로 이러한 레이아웃인 이유를 설명할 수 없는 것이 문제.
  • 두 번째 가설은 P-코어에 인접된 L3 캐시 메모리가 3 MB에서 1/12만큼 컷 다운된 2.75 MB씩이고, 4개 E-코어 단위 클러스터에 인접된 L3 캐시 메모리는 3 MB씩으로 컷 다운 없이 온전하게 활성화되어, 총 10군데의 링 스톱으로 구성되어 있을 것이라는 추측.
    이렇게 구성하면 i7-12700K의 25 MB로 계산할 수 있으나, i5-12600K의 20 MB가 아닌 19.5 MB로 나온다는 것이 문제. 반올림 하면 20 MB로 맞출 수 있겠지만, 인텔이 0.5 MB만큼이나 반올림해서 스펙 표기한 적이 없으므로 설득력이 떨어진다.
  • 세 번째 가설은 물리적으로는 실리콘 다이 샷의 모습대로 P-코어당 3 MB씩, 4개 E-코어 단위 클러스터당 3 MB씩, 링 하나에 총 10군데의 링 스톱이되, L3 캐시 메모리의 캐시 배치 정책이 이전 세대 타이거 레이크와 같은 12-way Set Associative이면서 Set Associative의 방향 개수에 따라 물리적인 용량이 그만큼 컷 다운됐을 것이라는 추측.
    이러면 i7-12700K는 10-way만 활성화되어 25 MB로 계산할 수 있고, i5-12600K는 8-way만 활성화되어 20 MB로 계산할 수 있다. Set Associative 각 방향당 물리적으로도 2.5 MB씩 할당될 수 있는 꼴인 셈. 논리적으로나 물리적으로나 모두 그럴 듯하게 성립할 수 있지만, L3 캐시 메모리의 캐시 배치 정책이 12-way Set Associative가 맞는지 아직 확인되지 않았으며,[29] 지금까지 인텔 CPU가 L3 캐시 메모리 용량과 Set Associative 방향 개수가 딱 정비례 관계인 적이 없다는 것이 결정적인 문제. 애초에 캐시 배치 정책이 물리적인 캐시 메모리 셀 구성과 무관하게 논리적으로만 구분해서 할당하는 방식이므로, 이론적으로만 보면 문제될 것이 없지만, Set Associative 방향 개수에 맞춰서 용량이 정비례하게 컷 다운되는 방식이 적용될 것인지는 미지수이다.
  • 네 번째 가설은 P-코어와 4개 E-코어 단위 클러스터 상관없이 L3 캐시 메모리 타일이 3 MB씩 혹은 1/6만큼 비활성화된 2.5 MB씩 2종류이며, i9-12900K는 3 MB씩 10개, i7-12700K는 2.5 MB씩 10개, i5-12600K는 2.5 MB씩 8개로 구성되어 있을 것이라는 추측.
    다른 가설들과는 다르게 명확한 근거 자료가 있는데, CPU-Z VALIDATOR 웹사이트에서 12900K가 30 MB 12-way Set Associative이고, ( 출처1, 출처2, 출처3) 12600K가 20 MB 10-way Set Associative ( 출처1 출처2, 출처3)로 표기되어 있다는 점이다. Set Associative 캐시 스펙만큼은 세 번째 가설이 확실하게 틀린 주장이 된다. i9-12900K가 2.5 MB씩 × 12-way, i5-12600K가 2 MB씩 × 10-way이므로, Set Associative 캐시 배치 정책의 원리를 생각해 보면[30] i7-12700K는 2.5 MB씩 × 10-way 구조일 것으로 추측할 수 있다. 추측대로 11월 9일에 i7-12700K가 25 MB 10-way Set Associative 구조로 밝혀졌다. ( 출처1, 출처2) 하지만, 'i9-12900K 3 MB씩 10개, i7-12700K 2.5 MB씩 10개, i5-12600K 2.5 MB씩 8개'라는 근거가 부족하는 것이 문제. 다만, L3 캐시 메모리 구성에 있어서 4개 E-코어 단위 클러스터 하나를 P-코어 하나처럼 취급해서 생각하면, L3 캐시 메모리가 도입된 펜린 마이크로아키텍처 기반 더닝턴 이후 인텔 CPU들의 일반적인 L3 캐시 메모리 차등 방식을 설명할 수 있다.

2.5.2. 사파이어 래피즈 (2023년)



인텔의 사파이어 래피즈 CPU는 아이스레이크(1-2소켓) 및 쿠퍼 레이크(4-8소켓)의 뒤를 이을 서버용 제온 스케일러블 프로세서 제품군이다. 2021년 4분기에 출시될 예정으로 알려졌으나, 2022년 1분기로 연기됐다. 이유는 생산 시작 전의 추가 검증이 필요하다는 것. 이후 다시 2023년 1분기로 연기됐다. # 여전히 버그가 쏟아지고 있다고 한다.

인텔 7 공정으로 생산된 4개의 칩렛이 합쳐진 구조로서 칩렛 하나당 15코어, DDR5-4800 2채널 메모리 컨트롤러, PCIe 5.0(CXL 1.1) 32레인, UPI 2.0(16GT/s) 1링크(24레인), 내장 데이터 가속기 등으로 구성되어 있으며 서로 (좌우) 대칭인 두 종류의 칩렛 4개를 EMIB으로 이어붙여 하나의 프로세서를 구성한다. ISSCC 2022 발표에 따르면 이전 세대 제온이 코어 한정으로 비활성화를 통해 불량 칩을 활용할 수 있었던 것에 더하여 사파이어 래피즈는 I/O 레인 등을 선택적으로 비활성화하거나 EMIB 예비 레인을 활용하여 칩 복구가 가능하다고 한다.

루머로는 칩렛 하나당 코어 1개를 비활성화하여 최대 56코어 구성으로 출시될 예정이라고 한다.

사파이어 래피즈는 8채널 DDR5 SDRAM과 80개 PCIe 5.0 레인, PCIe 5.0을 기반으로 개발된 CXL(Compute Express Link) 인터커넥트 인터페이스를 지원하는 새로운 LGA 4677 소켓을 사용할 예정이다. LGA 4677 소켓은 후속 프로세서인 그래닛 래피즈 프로세서까지 지원할 것으로 예상된다. #

2021년 크레이가 미국 에너지부에 납품하는 엑사스케일 슈퍼컴퓨터 오로라에 들어갈 프로세서임이 알려졌다. #

유출된 슬라이드에 따르면 소켓당 최대 56코어에 HBM2e 메모리 64GB를 장착한다고 하며 TDP는 최대 350W라고 한다. #

트위터에서 한 중국인 유저가 ES 버전의 다이샷을 유출했다. 4개 다이에 다이당 15코어로 총 60코어라고 한다. #

4x15 코어 MCM 구성의 XCC 다이와 34코어 MCC 다이의 존재가 확인됐다.

2023년 1월 10일 정식 출시됐다. #

2.6. 랩터 코브

파일:Raptor-Lake-Slides_28.png

이전 세대에 사용된 골든 코브와 동일한 마이크로아키텍처이나, 회로 수준의 설계 개량으로 동작 속도를 개선한 것이 특징이다.

2.6.1. 랩터 레이크 (2022년)


2022년 1월 4일, CES 2022에서 처음으로 공개된 후, 9월 27일에 발표, 10월 20일에 출시된 프로세서 제품군. 13세대 코어 i 시리즈 일부 제품들에 채용됐으며,[31] Tiger Lake, Rocket Lake가 Ice Lake와 Alder Lake 사이의 땜빵 프로세서였던 것처럼, Raptor Lake도 Alder Lake와 Meteor Lake 사이의 땜빵 제품에 가깝다.

[ 정식 출시 전 정보 펼치기 · 접기 ]
P-코어는 랩터 코브, E-코어는 엘더 레이크의 E-코어와 같은 그레이스몬트를 사용한다는 루머가 있으며 DLVR(Digital Linear Voltage Regulator, 디지털 선형 전압 조정기)를 사용해 소비 전력을 최대 25%까지 절감할 수 있다고 한다. 또한, 2022년 2월 17일에 개최된 인베스터 데이에서 E-코어가 8개 → 16개로 2배로 탑재되어 총 8개 P-코어 + 16개 E-코어 = 24코어 32스레드가 될것이라고 밝혔으며, 엘더 레이크에 쓰였던 CPU 소켓과 호환됨을 확정지었다. 이외에는 별도의 M.2 슬롯에 AI 가속 카드를 연결할 수 있을 것이라는 것 정도가[32] 특이점이다.

2022년 7월 12일, MSI에서 Z690, H670, B660 및 H610 메인보드에 대해 랩터 레이크 지원 펌웨어(BIOS)를 공개했다.

중국 비리비리에 랩터 레이크의 최상위 라인으로 추정되는 i9-13900K QS 벤치마크 동영상이 게시됐다. (현재는 삭제된 상태) Z690 메인보드에서 테스트됐으며, CPU-Z를 통해 최대 부스트 클럭이 5.5 GHz, P-코어 L2 캐시 메모리가 2 MB, E-코어 클러스터의 L2 캐시 메모리가 4 MB, L3 캐시 메모리가 36 MB로 증가한 것이 확인됐다. CPU-Z 벤치마크 싱글스레드 기준 클럭당 성능은 ±0.2% 차이로 거의 동일하게 나타나 코어 내부 아키텍처의 큰 변화는 없는 것으로 보이는데, 인텔 공식 문서에서 엘더 레이크와 동일한 아키텍처로 분류되는 것이 확인됐다.

2022년 7월 20일, CPU-Z Validator 웹사이트를 통해 i9-13900K로 추정되는 랩터 레이크 ES의 구체적인 캐시 메모리 사양이 확인됐다. P-코어의 L2 캐시 메모리 용량이 1.25 MB → 2 MB로 증설되면서, L2 캐시 배치 정책도 i9-12900K의 10-way set associative에서 16-way set associative로 변경됐다. 나머지는 용량만 다를 뿐, 캐시 배치 정책은 i9-12900K와 동일한 것으로 확인됐다.

2022년 8월 30일, 경쟁사의 Raphael이 정식 발표된 직후에 랩터 레이크의 발표일과 출시일이 표시된 자료가 유출됐다.

2022년 9월 27일, 경쟁사의 Raphael이 정식 출시된 직후에 랩터 레이크가 정식 발표됐다.

2022년 10월 20일, 랩터 레이크가 정식 출시됐다.


파일:intel Raptor Lake S Die Shot Flip Vertical.jpg

파일:intel Raptor Lake S Die Shot Block Diagram Revision.jpg

발표되기 전에 팁스터로 유명한 OneRaichu [33], ECSM_Official이 협력하여 랩터 레이크의 벤치마크 자료들을 공개한 뒤, 정식 출시 당일에도 각자 SNS에서 사전 벤치마크 자료들을 기반으로 내용이 더 추가된 리뷰를 공개했다. 단, E-코어 클러스터 전체에 진입하는 영역의 레이턴시가 P-코어 영역과 비슷한 수준으로 나와서 그 부분만큼은 ANANDTECH의 측정 자료를 참고하면 된다. E-코어간 인접 구간의 레이턴시는 공통적으로 이전 세대보다 더 느려진 특성으로 밝혀졌다.

||<-4><tablealign=center><tablewidth=100%><tablebordercolor=#0068b5><tablebgcolor=#0068b5,#0068b5><bgcolor=#0068b5><color=white> i9-13900K의 L3 캐시 메모리 매핑 구조 ||
{{{#!wiki style="margin: 0 -10px -5px"
{{{#!folding [ 펼치기 · 접기 ]
{{{#!wiki style="margin: -6px -1px -11px" 		<rowcolor=#9addf7,#00285a> CPU 코어 번호 L3 캐시 라인 번호
(캐시 블록당 64 Byte) 		캐시 세트 번호
(세트당 12-way) 		링 스톱 번호
#P0 #0 #0 #0
[math(\vdots)] [math(\vdots)]
#49151 #4095
#P1 #49152 #4096 #1
[math(\vdots)] [math(\vdots)]
#98303 #8191
#P2 #98304 #8192 #2
[math(\vdots)] [math(\vdots)]
#147455 #12287
#P3 #147456 #12288 #3
[math(\vdots)] [math(\vdots)]
#196607 #16383
#P4 #196608 #16384 #4
[math(\vdots)] [math(\vdots)]
#245759 #20479
#P5 #245760 #20480 #5
[math(\vdots)] [math(\vdots)]
#294911 #24575
#P6 #294912 #24576 #6
[math(\vdots)] [math(\vdots)]
#344063 #28671
#P7 #344064 #28672 #7
[math(\vdots)] [math(\vdots)]
#393215 #32767
#E0 #393216 #32768 #8
#E1 [math(\vdots)] [math(\vdots)]
#E2
#E3 #442367 #36863
#E4 #442368 #36864 #9
#E5 [math(\vdots)] [math(\vdots)]
#E6
#E7 #491519 #40959
#E8 #491520 #40960 #10
#E9 [math(\vdots)] [math(\vdots)]
#E10
#E11 #540671 #45055
#E12 #540672 #45056 #11
#E13 [math(\vdots)] [math(\vdots)]
#E14
#E15 #589823 #49151
메인 메모리 용량 : [math(m \times 2^{n} = 2^{\log_2 m} \times 2^{n} = 2^{{(\log_2 m)}+{n}})] Byte
L3 캐시 메모리 용량 : [math(36 \times 2^{20} = 9 \times 2^{22} = 2^{\log_2 9} \times 2^{22} = 2^{{(\log_2 9)}+{22}})] Byte
L3 캐시 라인 수 : [math(589824)]개
L3 캐시 세트 수 : [math(49152)]개
메인 메모리 주소 비트 : [math(\lceil(\log_2 m)\rceil +n)] bit
세트 인덱스 필드 : [math(\lceil(\log_2 3)\rceil+14=16)] bit
블록 오프셋 필드 : [math(6)] bit
태그 필드 : [math(\lceil(\log_2 m)\rceil+n-22)] bit
}}}}}}}}} ||

||<-4><tablealign=center><tablewidth=100%><tablebordercolor=#0068b5><tablebgcolor=#0068b5,#0068b5><bgcolor=#0068b5><color=white> i7-13700K의 L3 캐시 메모리 매핑 구조 ||
{{{#!wiki style="margin: 0 -10px -5px"
{{{#!folding [ 펼치기 · 접기 ]
{{{#!wiki style="margin: -6px -1px -11px" 		<rowcolor=#9addf7,#00285a> CPU 코어 번호 L3 캐시 라인 번호
(캐시 블록당 64 Byte) 		캐시 세트 번호
(세트당 12-way) 		링 스톱 번호
#P0 #0 #0 #0
[math(\vdots)] [math(\vdots)]
#49151 #4095
#P1 #49152 #4096 #1
[math(\vdots)] [math(\vdots)]
#98303 #8191
#P2 #98304 #8192 #2
[math(\vdots)] [math(\vdots)]
#147455 #12287
#P3 #147456 #12288 #3
[math(\vdots)] [math(\vdots)]
#196607 #16383
#P4 #196608 #16384 #4
[math(\vdots)] [math(\vdots)]
#245759 #20479
#P5 #245760 #20480 #5
[math(\vdots)] [math(\vdots)]
#294911 #24575
#P6 #294912 #24576 #6
[math(\vdots)] [math(\vdots)]
#344063 #28671
#P7 #344064 #28672 #7
[math(\vdots)] [math(\vdots)]
#393215 #32767
#E0 #393216 #32768 #8
#E1 [math(\vdots)] [math(\vdots)]
#E2
#E3 #442367 #36863
#E4 #442368 #36864 #9
#E5 [math(\vdots)] [math(\vdots)]
#E6
#E7 #491519 #40959
(E-코어 비활성화) (비활성화) (비활성화) #10
(E-코어 비활성화)
(E-코어 비활성화)
(E-코어 비활성화)
(E-코어 비활성화) #11
(E-코어 비활성화)
(E-코어 비활성화)
(E-코어 비활성화)
메인 메모리 용량 : [math(m \times 2^{n} = 2^{\log_2 m} \times 2^{n} = 2^{{(\log_2 m)}+{n}})] Byte
L3 캐시 메모리 용량 : [math(30 \times 2^{20} = 15 \times 2^{21} = 2^{\log_2 15} \times 2^{21} = 2^{{(\log_2 15)}+{21}})] Byte
L3 캐시 라인 수 : [math(491520)]개
L3 캐시 세트 수 : [math(40960)]개
메인 메모리 주소 비트 : [math(\lceil(\log_2 m)\rceil +n)] bit
세트 인덱스 필드 : [math(\lceil(\log_2 10)\rceil+12=16)] bit
블록 오프셋 필드 : [math(6)] bit
태그 필드 : [math(\lceil(\log_2 m)\rceil+n-22)] bit
}}}}}}}}} ||

||<-4><tablealign=center><tablewidth=100%><tablebordercolor=#0068b5><tablebgcolor=#0068b5,#0068b5><bgcolor=#0068b5><color=white> i5-13600K의 L3 캐시 메모리 매핑 구조 ||
{{{#!wiki style="margin: 0 -10px -5px"
{{{#!folding [ 펼치기 · 접기 ]
{{{#!wiki style="margin: -6px -1px -11px" 		<rowcolor=#9addf7,#00285a> CPU 코어 번호 L3 캐시 라인 번호
(캐시 블록당 64 Byte) 		캐시 세트 번호
(세트당 12-way) 		링 스톱 번호
(P-코어 비활성화) (비활성화) (비활성화) #0
(P-코어 비활성화) #1
#P2 #0 #0 #2
[math(\vdots)] [math(\vdots)]
#49151 #4095
#P3 #49152 #4096 #3
[math(\vdots)] [math(\vdots)]
#98303 #8191
#P4 #98304 #8192 #4
[math(\vdots)] [math(\vdots)]
#147455 #12287
#P5 #147456 #12288 #5
[math(\vdots)] [math(\vdots)]
#196607 #16383
#P6 #196608 #16384 #6
[math(\vdots)] [math(\vdots)]
#245759 #20479
#P7 #245760 #20480 #7
[math(\vdots)] [math(\vdots)]
#294911 #24575
#E0 #294912 #24576 #8
#E1 [math(\vdots)] [math(\vdots)]
#E2
#E3 #344063 #28671
#E4 #344064 #28672 #9
#E5 [math(\vdots)] [math(\vdots)]
#E6
#E7 #393215 #32767
(E-코어 비활성화) (비활성화) (비활성화) #10
(E-코어 비활성화)
(E-코어 비활성화)
(E-코어 비활성화)
(E-코어 비활성화) #11
(E-코어 비활성화)
(E-코어 비활성화)
(E-코어 비활성화)
메인 메모리 용량 : [math(m \times 2^{n} = 2^{\log_2 m} \times 2^{n} = 2^{{(\log_2 m)}+{n}})] Byte
L3 캐시 메모리 용량 : [math(24 \times 2^{20} = 3 \times 2^{23} = 2^{\log_2 3} \times 2^{23} = 2^{{(\log_2 3)}+{23}})] Byte
L3 캐시 라인 수 : [math(393216)]개
L3 캐시 세트 수 : [math(32768)]개
메인 메모리 주소 비트 : [math(\lceil(\log_2 m)\rceil +n)] bit
세트 인덱스 필드 : [math(15)] bit
블록 오프셋 필드 : [math(6)] bit
태그 필드 : [math(\lceil(\log_2 m)\rceil+n-21)] bit
}}}}}}}}} ||


L3 캐시 메모리의 매핑 구조[34] 역시 CPU-Z VALIDATOR 사이트를 통해[35] 모두 12-way set associative로 밝혀졌다. E-코어 클러스터를 하나의 P-코어처럼 보았을 때 활성화된 코어의 수와 L3 캐시 메모리의 용량이 서로 정비례 관계를 보여주는데, 매핑 구조의 변경을 통한 복잡한 방식의 용량 차등이 아닌 비교적 직관적인 방식의 용량 차등이다.

2.6.2. 에메랄드 래피즈 (2023년)

파일:EmeraldRapids.png

인텔의 제온 스케일러블 프로세서 제품군으로 사파이어 래피즈의 후속 제품군이다.

2022년 2월 인텔 Investor Meeting 발표에 따르면 사파이어 래피즈와 마찬가지로 HBM을 탑재한 모델이 나올 것으로 보인다.

전작인 Sapphire Rapids의 15코어x4타일 구성에서 33코어x2타일 구성으로 변경되었고 L3 캐시 타일당 용량이 1.875MB(15-way)에서 5MB(20-way)로 증가했다.

2023년 12월 15일 공식 출시되었다.

2.7. 레드우드 코브 ☆

2022년 7월, 인텔 오픈소스 웹사이트에서 메테오 레이크에 사용된 P-코어 및 E-코어의 코드명이 확인됐다. #(Github로 이전됨) #

2023년 5월, 레드우드 코브 및 E코어인 크레스트몬트에 대한 정보가 유출되었다. #(비공개 계정) # 명령어 캐시의 용량이 기존의 32KB에서 64KB로 증가했으며, 아키텍처의 확장보다는 분기 예측기의 및 명령어 실행 레이턴시의 개선 등의 개량이 이루어졌다고 한다.

2023년 8월, Hot Chips에서 일부 정보가 공개되었다. 명령어 캐시의 구성은 64KB, 16-way이며 분기 예측기가 개선되었고 부동소수점 곱셈 연산의 레이턴시가 3사이클로 낮아졌다고 한다. (골든 코브의 경우 4사이클)

2023년 9월, 아키텍처 관련 세부사항이 공개되었다. # 영상
파일:Architecting Our Next Gen Power Efficient Processor-34.png
명령어 캐시 용량의 증가를 제외하면 전반적으로 기존 '틱'-'톡' 모델의 '틱' 단계에서 공정 미세화와 함께 이뤄지던 아키텍처의 작은 개량 수준으로 미미한 변화가 이뤄졌다.

2.7.1. 메테오 레이크 (2023년)

2021년 3월 Intel Unleashed 이벤트에서 2023년에 출시될 예정이라 밝혔고, 2023년 12월에 출시되었다. # 내장그래픽의 성능이 비약적으로 향상되었으며 NPU와 LP-E코어가 탑재된 것이 가장 큰 특징.

파일:meteor lake.jpg

가장 큰 특징은 포베로스 패키징으로 타일별 미세공정 차별화로 생산성을 높힌 제품이다. 덕분에 인텔과 TSMC가 생산을 분담해서 인텔 4 공정과 TSMC N5 공정이 사용된다고 한다. #

인텔 이스라엘 하이파 연구소의 아디 요아즈(Adi Yoaz) 골든 코브 마이크로아키텍처 수석 설계자의 인터뷰 #에서 공개된 슬라이드에 따르면 인텔 4 공정 CPU의 아키텍처 또한 이스라엘에서 개발된다고 한다.

2022년 5월 Intel Vision 이벤트에서 노트북용 미티어 레이크의 패키지와 CPU 타일의 웨이퍼가 전시됐다. # le Comptoir du hardware에서 전시된 웨이퍼를 촬영한 사진을 분석한 결과 2+8코어 구성으로 P코어의 L2 캐시는 코어당 2MB, E코어의 L2 캐시는 클러스터당 3MB로 각각 골든 코브, 그레이스몬트 대비 증가했고, L3 캐시는 P코어/E코어 클러스터 당 3MB로 전작과 동일할 것이라고 한다.

2022년 8월 Hot Chips 34에서 타일 구조 관련 세부사항이 발표됐다. Foveros 기술을 사용해 Base 타일 위에 SoC 타일을 중심으로 CPU, Graphics, IOE(I/O Extender) 타일이 결합된 구조이며 CPU 타일은 CPU 코어 및 캐시, Graphics 타일은 Xe 코어 및 캐시, SoC 타일은 메모리 컨트롤러 및 기본적인 I/O, IOE 타일은 추가적인 I/O로 구성되어 있다고 한다. SoC 타일과 각 타일은 2 GHz로 작동하는 링크 1,000~2,000개로 연결되어 있으며[36] Foveros를 사용한 전작인 Lakefield와 달리 Base 타일에는 배선 및 전력 공급을 제외한 별도의 기능이 포함되지 않은 것으로 보인다. 타일 사이의 레이턴시는 10ns 미만이라고 한다. #

이후 컴퓨텍스에서 미티어 레이크 CPU를 쓴 MSI의 프레스티지 노트북이 공개되면서 기존에 알려진것과는 다르게 2개의 리틀코어가 추가되었다는 사실이 밝혀졌다. 앞선 루머를 종합하면 6 P코어 + 8 E코어가 CPU 타일에 있고, 추가 2 LP-E코어가 SoC 타일에 있는 것으로 볼 수 있다.(과거 2022년 추정)

종합하면 P코어와 E코어로 나뉜 빅리틀 구조는 그대로 유지되나, 'CPU 타일 외부'에 '초저전력 LP-E 코어' 2개가 추가된 것이 특징이다. 또한 기존 인텔의 빅-리틀 구조를 사용한 인텔 CPU들에서는 어떤 코어가 어떤 작업을 할지를 소프트웨어에서 지정해주어야 하는 한계가 있었으나, 본작부터는 일단 저전력 코어에 작업을 할당하고, 감당하지 못하면 바로 더 큰 코어로 넘기는 식으로 스케줄러가 개선되었다. 즉, 소프트웨어 개발자가 별도로 지정해주지 않았더라도 CPU가 알아서 가벼운 작업은 저전력 코어가 감당하여 전성비를 챙기고, 무거운 작업은 P코어가 감당하게 하여 절전에 집중하고 성능은 단계적으로 챙기는 방식으로 변한 것이다. 인텔의 그럴싸한 계획은, 출시하기 전까지는 많은 사람들의 기대를 한껏 높여놓았다.

2023년 12월 14일 메테오 레이크를 사용하는 인텔 코어 Ultra 시리즈 1세대가 출시되었다.

2.7.2. 그래닛 래피즈 (2024년)

인텔의 제온 스케일러블 프로세서 제품군으로 에메랄드 래피즈의 후속 제품군이 될 것으로 예상된다. 2019년 4월 화웨이 프레젠테이션을 통해 처음으로 알려졌다. #

2021년 3월 Intel Unleashed 이벤트에서 코어 타일이 7나노 기반으로 제조되며 2023년 출시될 예정이라고 인텔측에서 밝혔다. #

2022년 Intel Investor Meeting에서 공개된 로드맵에 따르면 2024년으로 1년 연기된 대신 공정이 인텔 3으로 개선될 예정이다.

모건스탠리가 주최한 컨퍼런스에서 인텔 CEO가 기존 계획 대비 10% 이상 개선된 새 코어 아키텍처를 사용하여 18% 개선된 새 공정(인텔 3)에서 제조될 것이라고 밝혔다. #

최대 8채널 DDR5를 지원하고, PCIe 5.0을 지원한다고 한다.

2.8. 라이언 코브

2023년 8월, 인텔 오픈소스 웹사이트에서 루나 레이크에 사용된 P-코어 및 E-코어의 코드명이 확인됐다. #

2.8.1. 애로우 레이크 (2024년 4분기?)

인텔이 2022 Investor Meeting에서 로드맵을 공개하며 존재를 확인했다.

GPU는 메테오레이크와 마찬가지로 Xe 1세대인 알케미스트를 사용하나 EU 갯수가 최대 192개로 늘어나 상당한 성능 향상이 있을 예정이라고 한다.

2022년 8월 Hot Chips 34에서 타일 구조 관련 정보가 공개됐다. 메테오 레이크의 SoC 및 IOE 타일을 재활용한다고 한다.

2023 Intel Innovation에서 CPU 타일은 Intel 20A 공정을 함께 사용한다고 밝혔다.

인텔은 애로우 레이크부터 하이퍼스레딩 기술을 제거한다고 한다. 보안 문제 때문인듯.

2.8.2. 루나 레이크 (2024년 H2?)

초기에는 루나 레이크는 TSMC N3B 공정으로 제작된다는 말이 있었다 (명세) 이후 CES 2024에서 실물이 공개된후 (사진) 2024년 2월 인텔의 추가로드맵 발표에서 인텔18A 공정으로 2024년 말 ~ 2025년 초기 출시한다고 발표했다 하지만 내장GPU 타일은 여전히 TSMC N3B 공정으로 MCM 칩렛구조 방식으로 제작된다 (사진)

2024년 1분기에 생산에 진입할 예정이며, 이에 따라 공정은 TSMC N3B로 예상되고, 현재 진행중인 인텔 20A 공정은 이후인 2분기부터 준비될 것이기에 이는 애로우 레이크(20A+N3B)에 적용될 것으로 예상된다. 즉 메테오레이크 출시 이전의 장미빛 인텔 로드맵보다는 출시 시기를 앞당기고 그에 따른 공정을 적용한 셈이 된다. 당초의 인텔 로드맵에서는 루나 레이크 및 이후 세대를 한 군데에 묶어 External & 18A 노드로 분류했었기에[37] 대중에는 루나 레이크가 18A 공정을 활용하고 2025년도 이후에 나올 것으로 알려진 바 있었다. 내부 타임라인에 따르면 루나 레이크는 애로우 레이크보다 선출시하는 것이 목표로 잡혀져있었기에 (23년도 말 기준) TSMC N3B를 활용할 수 밖에 없는 것으로 보이고, 병행되어 진행되는 애로우 레이크는 여러 기사에 나온대로 상황 변화 없이 20A와 N3B가 혼용될 예정이다.[38]

8W급 및 17W급의 SKU 예정이다.[39] 특히 8W칩은 애플 실리콘 M1처럼 팬리스 노트북을 구현할 수 있으며, 맥북 에어 같은, 아니 그 이하의 매우 가벼운 노트북[40]/ 태블릿 PC/ UMPC 등에 적용될 것으로 예상할 수 있다.

공정 향상에 힘입어 같은 전력대비 싱글코어 성능 향상이 유의미하게 이루어질 예정이다. 다만 정황상 저전력 제품이 출시될 것으로 보이므로 결과적으로는 저전력-유사성능을 기대해 볼 수 있겠다. iGPU 측면에서도 상위 전력급 메테오레이크 칩(28W)에 비해 전력 소모 및 iGPU EU가 크게 감소된 수준임에도 성능은 최대 약 20% 정도만 뒤떨어질 정도로 선방할 것으로 전망된다.

코어는 Lioncove(P)+ Skymont(E)의 4P+4E[41]로 예상되며 메테오레이크(P+E+LPE)보다 단순화 되었다.[42] 아키텍처 다이어그램을 보면 루나레이크 E코어는 메테오레이크의 LPE코어처럼 P코어와 따로 떨어져서 사실상 LPE코어처럼 작동하는 것으로 보인다.[43] 한편 AP타일+CPU타일+GPU타일+IO타일로 구성된 메테오레이크와 다르게 루나레이크는 IO타일+나머지타일로 구성되어 보여 자세한 구성을 알기 위해서는 정보가 더 나와봐야 할 것으로 보인다. ( 타일 사진)

칩렛 배치를 보면 온패키지 메모리를 채택했으며, 애플 실리콘 M1과 같은 방향으로 수렴진화한 것으로 보인다. 메모리 증설은 어렵겠지만, 반대로 높은 대역폭에 낮은 레이턴시의 성능을 기대할 수 있게 되었다. 제품 실물은 CES 2024에서 처음 공개되었다.

GPU는 Xe 2세대인 Arc battlemage를 사용한다고 한다.

2.9. 아키텍처 미확인


2.9.1. 팬서 레이크 (2025년 4분기?)

루머만 있는 SoC. 경쟁사의 Zen 아키텍처에서 완전히 벗어난 차세대 마이크로아키텍처와 직접적으로 경쟁하는 SoC로, 인텔의 18A 공정과 TSMC의 N3 이상의 공정이 혼용된다.

파일:인텔 최신로드맵.jpg

이 세대는 2006년에 코어 아키텍처가 도입된 이후 CPU 아키텍처에서 가장 큰 아키텍처 변경을 구축할 것이라고 한다. 인텔은 현재 루나 레이크에서 최대 50%의 CPU 성능 향상을 통해 라이젠과 매우 비슷한 새 아키텍처를 처음부터 다시 구축하기 위해 노력하고 있다고. 글렌 힌튼이 돌아온 이유이기도 하다. 다만 확정된 바는 없기에, 아직 출시 여부는 미정. 팜 코브마냥 잠깐 출시했다가 다시 쑥 돌아갈 수도 있는 일이긴 하지만, 글렌 힌튼의 복귀로 보았을 때, 가능성은 충분히 열려 있다고 봐야 한다.

E코어로 다크몬트를 사용하며, GPU는 Xe 3세대인 Arc Celestial을 사용한다

2.9.2. 다이아몬드 래피즈 (2026년?)

2021년 9월 인텔 CEO 인터뷰에서 3~4년 후 출시될 제품으로서 언급됐다. 당시 (맥락상 경쟁 제품인 Zen 3 기반 Milan에) 뒤쳐지고 있는 아이스 레이크 SP와 달리 매우 경쟁력이 있을 것이라고 한다.

소켓은 LGA 4677 / 7529을 그대로 사용하지만, 대신 공정은 인텔 20A 공정으로 만들어질 예정이라고 한다. 그렇기에 일단 출시는 최소 2025년 이후가 되었다. 무려 PCIe 6.0을 지원한다고 하며, 12채널 DDR6-7200까지 지원한다고 한다!

#

2.9.3. 팔콘 쇼어 (2025년?)

인텔 20A 또는 그 이후 공정을 사용하며 x86 코어와 Xe 코어를 결합한 XPU라고 한다. 슈퍼컴퓨터 시장을 겨냥하여 2024년 출시 예정이라고 한다. 2025년 출시 예정이라고 한다. 원래 XPU로 계획되었으나 GPU로 변경되었고, 후속작부터 XPU로 출시될 예정이다.

3. 사용 모델

파일:상세 내용 아이콘.svg   자세한 내용은 인텔 코브 마이크로아키텍처/사용 모델 문서
를
의 번 문단을
의 부분을
참고하십시오.

4. 관련 문서

[1] 펜티엄, 셀러론 로고는 인텔 스카이레이크 마이크로아키텍처 참고. [2] 일반 소비자들에게 보여지는 제품군과 다른 명칭이다. 8세대 코어 i 시리즈에 사용된 프로세서 패밀리는 커피 레이크, 카비 레이크 R, 위스키 레이크, 앰버 레이크, 캐논 레이크가 포함되며, 상대방한테 8세대 코어 i 시리즈만 말하면 상대방이 어느 프로세서 패밀리를 가리키는 것인지 주 관심사에 따라 다르게 알아들을 수 있다. [3] Z370을 제외한 300번대 칩셋을 의미하는 것으로 보임. [4] Client Desktop Platforms code named Cannon Lake - CNL-S processor with Cannon Lake PCH-H [5] 여담으로 2015년에 발견된 인텔 링크드 인 자료를 보면 캐논 레이크가 8코어로 설계된다는 내용이 있다. # [6] # [7] 데스크탑 캐논 레이크를 의미하는 것으로 보인다. [8] 행사에서 시연한 7-Zip 벤치마크에서 최대 75%의 성능 향상이 있었다. [9] Zen 2 마이크로아키텍처인 라이젠 7 3700X가 풀 로드 시 135W 언저리로 소비하는데, 비슷한 단일 스레드 성능을 보여주는 이 프로세서는 55W 수준만 소비한다. 다만 코어 개수에서 차이가 나고, 데스크톱 칩과 모바일 칩과의 비교이니 걸러들을 필요는 있다. [10] 4코어 8스레드, 베이스클럭 1.3 GHz, 싱글부스트 3.9 GHz, 올코어부스트 3.5 GHz, L3 캐시 8 MB, 그리고 TDP 15~25 W이다. [11] 인텔의 프로그래밍 레퍼런스 자료 [12] 여담으로 인텔은 2018년에 썬더볼트 프로토콜 사양을 업계에 비독점적이며 로열티 없이 공개하겠다고 발표했다. 썬더볼트의 보급화가 가속화되기를 기대한다고. 썬더볼트가 대중화되면 지금과 달리 많은 케이블과 단자가 썬더볼트로 통일될 수 있으므로 소비자에게도 매우 좋은 소식. # [13] 인텔은 어느 CPU라고 특정짓지는 않았다. [14] EMIB은 기존의 MCM과 달리 다이끼리 직결로 연결되는 구조를 가능케 한다. [15] 인텔 자료 12페이지 참고, 인텔 자료 38페이지 참고 [16] 코어당 L1 명령어 캐시의 용량은 32KB로 같다. L3 캐시 용량은 12 MB. 1코어 당 L3 캐시의 양이 이전 세대와 같다면 6코어 모델로 추측된다. 다만 아직 미출시된 제품의 벤치마크 결과이기 때문에 사양과 벤치마크 결과가 정확하지 않을 수 있다. # [17] 설계가 거의 완료됐다는 의미 [18] Client Desktop Platforms code named Ice Lake - ICL S processor with Ice Lake PCH-H [19] 칩셋의 하위 호환이나 소켓에 대한 정보는 아직 없다. [20] CPU에서 흔히 말하는 L3 캐시 메모리가 아닌, GPU 내부 L3 캐시 메모리이므로 유의할 것. [21] 10세대 그래픽 아키텍처는 2018년에 조용히 출시된 캐논 레이크의 내장 그래픽에 채택될 예정이었으나 제품화되지 못 하고, 골드몬트 플러스 아키텍처가 사용된 제미니 레이크의 내장 그래픽에서 디스플레이 영역만(HDMI 1.4a → 2.0) 반영됐기 때문에 확인할 방법이 없다. [22] 64 EUs 기준으로 1GHz 클럭만 돼도 1 TFLOPS 달성이 가능하며, 커피 레이크 내장그래픽의 최대 클럭인 1.2GHz만 돼도 1.22 TFLOPS 달성이 가능하다. 내장그래픽의 1 TFLOPS 자체는 72 EUs인 Iris Pro Graphics 580에서 이미 달성되긴 했다. Iris Pro Graphics 자체가 워낙 비싼 단가라서 널리 사용되지 않았을 뿐. [23] 삼성전자 공식 홈페이지에서만 6월 23일부터 29일까지 기간 한정으로 먼저 판매됐다. [24] 그러나 2021년 이후에도 갤럭시 북 S와 레노버 ThinkPad X1 Fold 이외에는 탑재되지 않았다. [25] 실제로 8cx 사용 갤럭시 북 S와 비교시 호환성 빼고는 확연히 뒤떨어지는 모습을 보였다. [26] Xe 기반의 내장그래픽부터 8K@60fps AV1 하드웨어 디코딩을 지원하여 일부 8k 유튜브 비디오를 시청할 수 있게 됐다. [27] 최근 알려진 바에 의하면 ddr4와 ddr5 둘 다 지원한다고 한다. https://hothardware.com/news/intel-alder-lake-cpu-ddr4-3200-benchmark-results-versus-ddr5 [28] 단, DDR5 램 장착시 1:1 모드로 동작하는 Gear1 모드를 지원하지 않는다. DDR5 램 자체 속도는 Gear1 및 Gear2 모드와 무관하게 동일하지만 메모리 컨트롤러 동작 주파수의 한계로 고클럭 DDR5 메모리를 지원하기 위해서는 비동기 모드가 필요하기 때문이다. [29] 보통 CPUID의 CPU-Z에서 쉽게 확인할 수 있지만, CPU-Z 1.97 이후 버전에서 12세대 코어 i 시리즈의 정보가 표시된 유출 자료에서는 캐시 메모리 용량을 표기할 항목이 많아져서 여유 공간이 부족해지는 문제 때문인지 캐시 배치 정책이 표기되어 있지 않았다. 확인하려면 CPU-Z VALIDATOR 사이트에서 확인해야 한다. [30] 메모리 주소의 비트를 나누어 Tag, Index 비트 영역으로 사용하므로 각각의 Set 용량은 2의 거듭제곱이 된다. [31] 나머지 일부 제품들은 기존의 Alder Lake 실리콘 다이로 재활용됐다. [32] 구글 코랄 가속기같은 형태일 가능성이 높다. [33] 시나 웨이보에서는 是雷小丘也是林小秋 계정 [34] 캐시 배치 정책 [35] i9-13900K, i7-13700K, i5-13600K [36] 2GT/s * 2000 = 4Tbps = 500 GB/s [37] 사실 이건 고의성이 짙었다는 평가가 좀 있다. 다만 다소 애초에 해당 로드맵이 나온 당시에는 루나 레이크의 출시가 꽤나 먼 미래였기에, 루나 레이크의 계획이 변경될 가능성을 염두에 두고 있지 못하고 해당 로드맵을 만들었을 가능성도 존재한다. [38] 18A는 서버용 칩에 먼저 적용되는게 아닌 이상 팬서 레이크에 적용될 예정이다. [39] 개발 중 7~15W로 알려진 바에 비해 소폭 상승했다. [40] 저전력 제품은 가벼운 저용량의 배터리를 채택해도 오래 사용할 수 있기 때문. USB-PD의 스마트폰 충전기로 노트북을 충전하며 쓰는데 불편함이 없다면 추가로 가방 속 무게를 경감할 수 있다. 여담으로 루나레이크 이전인 메테오레이크가 적용된 노트북들은 1kg 미만 제품들을 찾아보기 어렵다. 앞뒤로 차별화를 생각하면 고성능 노트북은 메테오레이크나 루나레이크 직후 출시될 애로우레이크 제품으로 포지셔닝 될 것으로 예측할 수 있다. [41] 최초 빅리틀 윈도우 노트북인 갤럭시 북 S(스냅드래곤)과 애플 실리콘 M 시리즈 기본형의 코어 구성과 동일하다. [42] 코어 단순화로 스케줄링 효율을 높일 수 있을 거라는 의견이 있다. [43] 동영상을 감상하는 등 CPU 의존도가 낮은 작업을 하는 시간동안 P코어를 종료 내지는 절전상태로 두는 것이 가능.

분류